













□ Include

## MicroPatent® PatSearch Fulltext: Record 1 of 1

Search scope: US Granted US Applications EP-A EP-B WO JP (bibliographic data

only) DE-C,B DE-A DE-T DE-U GB-A FR-A

Years: 1981-2005

Patent/Publication No.: ((JP07146820))

Order This Patent Family Lookup

Find Similar


Legal Status

Go to first matching text

JP07146820 A CONTROL METHOD FOR FLASH **MEMORY AND INFORMATION** PROCESSOR USING THE SAME HITACHI LTD

#### Abstract:

PURPOSE: To perform resume and quick start without providing a backup power source, to inexpensively comprise main memory large in capacity, to simplify system constitution without requiring an auxiliary memory device, to solve a problem of slow rewrite time or impossibility of small amount of



Click here for larger image.

random access at that time, etc., and to provide the system constitution in accordance with flash memory of every kind of format by employing the flash memory as the main memory device of an information processor. CONSTITUTION: The flash memory 2 is connected to the memory bus 7 of a system via cache memory 3 being a nonvolatile memory. An address array 4 which records the information of the address and the access history of stored data, etc., is provided at the cache memory 3. A controller 6 supplies the data in the cache memory 3 or the flash memory 2 to the memory bus 7 by referring to the address to be accessed, or stores the data on the memory bus 7.

#### Inventor(s):

KATAYAMA KUNIHIRO TSUNEHIRO TAKASHI HIDA YASUHIRO HATTORI RYUICHI KITAHARA JUN TOTSUKA TAKASHI KAKI KENICHI

BEST AVAILABLE COPY

Application No. 06071049 JP06071049 JP, Filed 19940408, A1 Published 19950606

Int'l Class: G06F01208

**Priority:** 

JP 05 81642 19930408 JP 05246520 19931001

### Patents Citing This One (1):

→ US6791877 B2 20040914 Renesas Technology Corporation Semiconductor device with non-volatile memory and random access memory

















For further information, please contact: Technical Support | Billing | Sales | General Information

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

#### (11)特許出願公開番号

## 特開平7-146820

(43)公開日 平成7年(1995)6月6日

(51) Int.Cl.6

識別記号 庁内整理番号 FΙ

技術表示箇所

最終頁に続く

G06F 12/08

3 1 0 Z 7608-5B

審査請求 未請求 請求項の数24 〇L (全 27 頁)

(21)出願番号	特願平6-71049	(71)出願人	000005108
(22)出願日	平成6年(1994)4月8日		株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地
		(72)発明者	片山 国弘
(31)優先権主張番号	特顧平5-81642		神奈川県川崎市麻生区王禅寺1099番地株式
(32)優先日	平5(1993)4月8日		会社日立製作所システム開発研究所内
(33)優先権主張国	日本 (JP)	(72)発明者	常広 隆司
(31)優先権主張番号	特願平5-246520		神奈川県川崎市麻生区王禅寺1099番地株式
(32)優先日	平5(1993)10月1日		会社日立製作所システム開発研究所内
(33)優先権主張国	日本 (JP)	(72)発明者	飛田 庸博
			神奈川県川崎市麻生区王禅寺1099番地株式
			会社日立製作所システム開発研究所内

(54)【発明の名称】 フラッシュメモリの制御方法及び、それを用いた情報処理装置


#### (57) 【要約】

【目的】情報処理装置の主記憶装置としてフラッシュメ モリを採用することにより、パックアップ電源なしでリ ジュームやクイックスタートを可能とする。また、大容 量の主記憶を安価に構成するとともに、補助記憶装置を 不必要としてシステム構成の簡略化を図る。その際、書 換え時間が遅い、小容量のランダムアクセスが不可能な どの性能低下原因を解決し、いろいろな形式のフラッシ ュメモリに対応するシステム構成を提案する。

【構成】システムのメモリバス7に、揮発性メモリであ るキャッシュメモリ3を介して、フラッシュメモリ2を 接続する。キャッシュメモリ3には格納しているデータ のアドレスやアクセス履歴などの情報を記録するアドレ スアレイ4を設ける。コントローラ6が、アクセスする アドレスを参照して、キャッシュメモリ3やフラッシュ メモリ2のデータをメモリパス7に供給、あるいはメモ リパス7のデータを格納する。



(74)代理人 弁理士 小川 勝男



**3** 1

情報処理装置

#### 【特許請求の範囲】

【請求項1】中央処理装置と、データを入力するための入力手段と、データを出力するための出力手段と、データを配憶する揮発性の第一記憶手段と、記憶されたデータを電気的に審換え可能な記憶手段であって、前記中央処理装置がアクセス可能なアドレス空間を割付けた不揮発性の第二記憶手段と、前記揮発性の第一記憶手段と前記不揮発性の第二記憶手段との相互間でデータのやり取りを少なくとも行うデータ制御手段と、前記揮発性の第つ記憶手段に移納されたデータの、前記不揮発性の第つ記憶手段に移納されたデータの、前記不揮発性の第つ記憶手段におけるアドレスを登録するアドレス登録手段と、該アドレス登録手段に登録されているアドレスと前記中央処理装置がデータアクセスのために出力したアドレスとの比較を行うアドレス比較手段とを具備し、多名

前記データ制御手段は、前記中央処理装置が、データを アクセスするために出力したアドレスを、前記アドレス 比較手段に入力し、当該アドレスが、前記アドレス比較 手段の出力結果にもとづき、前記アドレス登録手段に登 録されている登録アドレスと判断したときには、前記揮 発性の第一記憶手段内における登録アドレスをアクセス 20 し、

逆に、前記アドレス登録手段に格納されていないアドレスと判断したときには、少なくとも当該アドレスを含む 所定範囲のアドレスを、前記アドレス登録手段に新たに登録し、該新たに登録されたアドレスに対応するデータ 格納領域を前記揮発性の第一記憶手段に新たに設定して、前記新たに登録された少なくとも一つのアドレスをアクセスすることを特徴とした情報処理装置。

【請求項2】アクセス来歴記録手段を備え、前記アクセス来歴記録手段は、アクセス履歴情報を記録することを 30 特徴とする請求項1に記載の情報処理装置。

【請求項3】前記データ制御手段は、前記揮発性の第一記憶手段がデータで満たされ、新規にデータを格納する領域が存在しない場合には、前記アクセス来歴記録手段のアクセス履歴情報を参照し、最後に行われたアクセスが最も古いアドレスを検出し、当該アドレスを前記アドレス登録手段から抹消することを特徴とする請求項1または2に記載の情報処理装置。

【請求項4】前記データ制御手段は、前記アドレス登録 手段から抹消するアドレスに対応する前記揮発性の第一 40 記憶手段内のデータを、前配不揮発性の第二記憶手段に 転送することを特徴とする請求項3に記載の情報処理装 置。

【請求項5】前記揮発性の第一記憶手段は、FRAM(Perroelectric RAM)を有して構成されることを特徴とする請求項1に記載の情報処理装置。

【請求項6】装置に与えられる電源を切断する際に、切断操作により起動する切断手段と、該切断手段による電源の切断処理に対応して、前記中央処理装置が備える内部レジスタの内容および前記入出力手段が備える内部レ

ジスタの内容を含む情報を、前記不揮発性の第二記憶手段の一部の領域に格納する退避処理手段と、該退避処理 手段の処理完了後に、装置への電源の供給を遮断する供 給電源遮断手段とを備えることを特徴とする請求項1に 記載の情報処理装置。

2

【請求項7】前記データ制御手段は、前記揮発性の第一記憶手段に格納されるデータ量を監視し、あらかじめ定めた容量以上の容量を有するデータ未格納領域を常に確保することを特徴とする請求項1に記載の情報処理装置。

【請求項8】前記不揮発性の第二記憶手段を複数の領域 に分割して、各分割領域ごとに、データの書き込みを禁 止する旨を表す書き込み禁止フラグを設定可能な書き込 み禁止情報格納手段を備え、

前記データ制御手段は、前記不揮発性の第二記憶手段内の、ある領域にデータを格納する際、当該領域に対応して備えられた、書き込み禁止情報格納手段に、前記書き込み禁止フラグが設定されているときには、前記出力手段に、当該領域への書き込み要求がある旨の出力をすることを特徴とする請求項1に記載の情報処理装置。

【請求項9】前記不揮発性の第二記憶手段は、フラッシュメモリを有して構成されることを特徴とする請求項1 ないし8に記載の情報処理装置。

【請求項10】前記アドレス登録手段を不揮発性のメモリで構成したことを特徴とする、請求項1に記載の情報処理装置

【請求項11】電源供給手段を備え、電源供給手段が情報処理装置に電源供給を開始する際、

前記データ制御手段は、電源供給開始を検知した中央処理装置の指示により、前記アドレス登録手段に保持されているアドレスを参照して、前記不揮発性の第二記憶手段の領域に格納されているデータと、該データが格納されていた揮発性の第一記憶手段内の場所を特定し、前記データを、前記不揮発性の第二記憶手段から読みだし、特定した前記揮発性の第一記憶手段の領域に格納することを特徴とした請求項10に記載の情報処理装置。

【請求項12】電源供給手段を備え、電源供給手段が情報処理装置への電源供給を停止する際、前配データ制御手段は、電源供給停止を検知した中央処理装置の指示により、アドレス登録手段が保持するアドレスを、不揮発性の第二配億手段の特定の場所に格納し、前配電源供給手段が、再び電源供給を開始する際に、電源供給開始を検知した中央処理装置の指示により、該退避したアドレスを前配アドレス登録手段に戻すことを特徴とする請求項1に記載の情報処理装置。

【請求項13】電源供給手段を備え、電源供給手段が情報処理装置への電源供給を停止する際、前配データ制御手段は、電源供給停止を検知した中央処理装置の指示により、アドレス登録手段が保持するアドレスと、該アドレスに対応する揮発性の第一記憶手段が保持するデータ

50

を、不揮発性の第二記憶手段の特定の場所に格納し、前 記電源供給手段が、再び電源供給を開始する際に、電源 供給開始を検知した中央処理装置の指示により、該退避 したアドレスを前記アドレス登録手段に戻すことを特徴 とする請求項1に記載の情報処理装置。

【請求項14】あらかじめ定めた時間毎に、計測結果を出力する時間計測手段を備え、前記データ制御手段は、時間計測手段が出力する時間計測結果に従い、一定時間ごとに、前記揮発性の第一記憶手段に格納されているデータを、前記不揮発性の第二記憶手段に書き戻すことを 10特徴とする請求項1に記載の情報処理装置。

【請求項15】あらかじめ定めた時間毎に、計測結果を出力する時間計測手段を備え、前記データ制御手段は、時間計測手段が出力する時間計測結果に従い、一定時間ごとに、前記揮発性の第一記憶手段に格納されているデータと、前記アドレス登録手段に登録されている該データに対応するアドレスを、前記不揮発性の第二記憶手段に告き戻すことを特徴とする請求項1に記載の情報処理装督。

【請求項16】不揮発性の第二記憶手段として、外部とのデータ入出力単位より容量の大きいパッファを内蔵し、該パッファからデータ入出力単位でデータを出力する際は、パッファからの出力データを外部から指定可能で、電気的に書換え可能な不揮発性メモリを用い、

前記データ制御手段は該不揮発性の第二記憶手段から揮発性の第一記憶手段へのデータ転送においては、前記パッファの容量より少ない量を単位とするデータ転送を行い、前記揮発性の第一記憶手段から前記不揮発性の第二記憶手段へのデータ転送においては、前記パッファの容量を単位とするデータ転送を行うことを特徴とする請求 30項1に記載の情報処理装置。

【簡求項17】 C P U からデータを書き込む前に、一旦、当該書込みの対象となるブロック内の全データを消去する必要がある記憶装置であるフラッシュメモリを主記憶装置として用いる情報処理装置において、

前記主記憶装置の一部のプロックデータのコピーをそれぞれ保持する複数のデータ領域を有するコピーパック方式のキャッシュメモリと、前配CPUから前記主記憶装置への書き込み処理の際に前記キャッシュメモリがヒットしたとき、前記キャッシュメモリの該当データ領域の40データを更新するとともに、前記主記憶装置の、当該書き込みの対象となったプロックの消去処理を行う制御手段とを備えたことを特徴とするフラッシュメモリを用いた情報処理装置。

【請求項18】前記制御手段は、前配CPUから前記主記憶装置への書き込み処理の際に、前記キャッシュメモリがヒットしても前記主記憶装置内の該当するプロックが既に消去済みの場合は前記消去処理を省略することを特徴とする、請求項17に記載の情報処理装置。

【請求項19】前記キャッシュメモリは、自己がデータ

のコピーを保持している前記主記憶装置内の各プロック について、該プロックが既に消去済みか否かを示す消去 情報を保持する手段を有し、前記制御手段は該消去情報 を参照し該参照結果に応じて前記消去処理の省略を行う ことを特徴とする、請求項18に記載の情報処理装置。

【請求項20】前記制御手段は、前記CPUから前記主記憶装置への書き込み処理の際に、前記キャッシュメモリがミスヒットしたとき、当該書き込みの対象となる主記憶装置のプロックのデータのコピーを保持するために選択されたキャッシュメモリのデータ領域が未更新であれば、そのデータ領域を書き込みデータで更新するとともに、当該書き込みの対象となった前記主記憶装置のプロックのデータの消去を行うことを特徴とする、請求項17に記載の情報処理装置。

【請求項21】前記キャッシュメモリは、各データ領域について、前記CPUからの書き込み処理によってそのデータが更新されたか否かを示す更新情報を保持する手段を有し、前記制御手段は、該更新情報を参照し該参照結果に応じて前記プロックのデータの消去を行うことを特徴とする、請求項20に記載の情報処理装置。

【請求項22】前記フラッシュメモリの各プロックのサイズおよび前記キャッシュメモリの各データ領域のサイズがそれぞれmパイト(mは任意の正の整数)であり、前記CPUが前記主記憶装置からmパイトより小さいサイズのデータを含むプロックの全データを一旦読みだし、その全データの中から前記CPUが要求する該当データのみをパスへ出力する手段を有することを特徴とする、請求項17に記載の情報処理装置。

【請求項23】前記フラッシュメモリの各プロックのサイズおよび前記キャッシュメモリの各データ領域のサイズがそれぞれmパイト(mは任意の正の整数)であり、前記CPUが前記主記憶装置からmパイトより小さいサイズのデータを書き込む場合、前記制御手段は、前記主記憶装置内の該当するプロックの全データを一旦読みだし、その全データのうち前記CPUの書き込み処理の対象となる部分領域だけを更新したあと、その1プロック分の全データを改めて前記主記憶装置内の該当プロックに書き込むことを特徴とする、請求項17に記載の情報処理装置。

【請求項24】前記キャッシュメモリは、前記データ領域毎に、当該データ領域内のどの部分領域が更新されたかを示す更新領域情報を保持する手段を有し、前記制御手段は、該更新領域情報を参照し該参照結果に応じて前記書き込み処理の対象となる部分領域だけの更新を行うことを特徴とする、請求項23に記載の情報処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、フラッシュメモリなど の電気的書き込み可能な不揮発性メモリを情報処理装置

の主記憶に用いた場合の制御方法及び、装置に関する。 【0002】

【従来の技術】現在普及しつつある、有望な記憶素子の一つにフラッシュメモリがある。フラッシュメモリを用いることで、不揮発性の主記憶を備えた情報処理装置を構成できる。フラッシュメモリの利点としては、次に示す点が上げられる。

【0003】1. 電源を切ってもデータが保持される (DRAMでは電源を切るとデータが失われる。)

2. SRAMに比べて安価である。

ただし次に示す欠点もある。

- 1. データを書き込む際は、事前に書き込む領域を消去する必要がある。
- 2. 消去はチップ単位、または一定サイズのブロック単位で行われる。
- 3. 1、2の理由により、書き込みに時間を要する。
- 4. 書き換えにより素子が劣化するので、書換回数に制限がある。

【0004】図17はプロックサイズが512パイト、 全メモリサイズが524288パイトのフラッシュメモ 20 リの概略を示す図である。図17において110はフラ ッシュメモリ内の一つのプロック、111はプロック1 10内の1パイト分のデータ保持部(本明細書ではこれ をセルと呼ぶ)を示す。105は制御回路である。この フラッシュメモリにリードアクセスが発生すると、アド レス信号A 9~A 1 8、パッファ 1 3 1、デコーダ 1 3 2で決まる該当プロックの、アドレスA0~A8、パッ ファ121、デコーダ122で決まる該当セルからデー タを読みだし、レジスタ141を介して1/00~1/ 〇7に出力する。123はバッファ121、デコーダ1 30 22の制御信号、133はパッファ131、デコーダ1 32の制御信号、142はレジスタ141の制御信号で ある。一方、図17においてライトアクセスが発生する と、アドレス信号A9~A18、パッファ131、デコ ーダ132で決まる該当プロックを消去し、該当プロッ クの、アドレスA0~A8、パッファ121、デコーダ 122で決まる該当セルに1/00~1/07からの入 カデータをレジスタ141を介して書き込む。401は 記憶装置104の制御信号である。

【0005】以上述べたフラッシュメモリを配憶媒体と 40 した配憶装置の従来技術としては、例えば、特開平2-292798号公報のフラッシュEEPROMシステムがある。この発明は、フラッシュメモリに欠陥セルが発生した場合の対処方法であり、例えば、代替セルを設けた構成にしたり、欠陥セルの発生により乱れるデータを正規なものに訂正すべく、誤り訂正制御を行うことを提案している。これにより、フラッシュメモリの欠点である曹換え回数の制限をカバーし、システム寿命の長期化を図る効果を得ている。また、システムにライトキャッシュメモリを搭載して、キャッシュメモリへの最後の書 50

き込みからの経過時間に基づいて、フラッシュメモリへのライトパックを行なう。頻繁に書き変わるデータを、フラッシュメモリ上で書換えずに、キャッシュメモリ上で書換えることにより、フラッシュメモリの動作を少なくし、システムの寿命の長期化を図ることを目的としている。

6

【0006】一方、高性能なパーソナルコンピュータな どでは、リードまたはライト時間を高速化する手段とし て、DRAM-SRAMキャッシュシステムがよく用い 10 られる。一般にキャッシュメモリは、CPUとアクセス に時間を要する記憶装置の間に設けられてバッファメモ リの機能を果たし、CPUが記憶装置をリードした場合 は、そのアドレス、データ等をキャッシュメモリに格納 しておき、次にCPUが記憶装置の同じアドレスをリー ドした時はそのアドレスに対応するデータをキャッシュ メモリから得ることによりアクセスを高速化する。キャ ッシュメモリにはライトスルー方式とコピーパック方式 の2方式が知られている。ライトスルー方式は、記憶装 置への書き込み要求に対してキャッシュメモリとともに 記憶装置も同時に書き換える方式である。これに対して コピーバック方式は、記憶装置への書き込み要求に対し て、キャッシュメモリのみ書き換えを行ない、処理に時 間を要する記憶装置の書き換えを省略することによりア クセスを高速化する方式である。

【0007】また、フラッシュメモリのチップコストを低減するために、フラッシュメモリのチップ面積を小さくするセル構造が注目されている。たとえば、いわゆるNAND構造を有したフラッシュメモリがこれに相当する。この構造では、ランダムアクセスではなく、ラインアクセスを行い、データの入出力方法はライン単位でシリアルに行う。今後のフラッシュメモリは、メモリの高集積化を目指したラインアクセス方式が主流になると考えられる。他にも、前記ラインアクセスに類似したアクセス方式を採用するメモリの開発が進んでいる。

[0008]

【発明が解決しようとする課題】特開平2-292798号公報記載の従来技術は磁気ディスク装置置き換えを主目的としていると考えられる。外部とデータをやり取りするためにシステムに備えられている外部10パスによる、セクタ単位でのアクセスを前提としている。しかし、フラッシュを主記憶に採用した場合のCPUかのランダムアクセス、すなわち数パイト等の少ない単位でのカンダムアクセス、すなわち数パイト等の少ない単位でのよびでのでいては全く考慮されていない。上述の代替セル方法や、誤り訂正符号処理は、データのやり取りをセクタ単位で行うことを考慮している。パイトあるいはワード単位でのやり取りは不可能である。また、あるセクタ内で不良セルが発生すると、対応した適切な処理を行うための時間が必要となる。その結果、データの転送時間が長くなり、データの転送時間が長くなり、データの転送時間が長くなり、データの転送時間が長くなり、データの転送の関エでの表述の記述を使用した処

理は、複雑なものとなる。また、同発明におけるキャッ シュ方式は、システム寿命の長期化のために設けられた ものである。データ書き込み時のキャッシュデータの操 作についての技術開示はなされているが、外部システム であるホスト側へのリードデータの転送については、全 く技術開示がされていない。したがって、高速アクセス 可能な手段の提供とはいえない。

【0009】現在、パーソナルコンピュータ等の情報処 理装置において、一般的に使用されているキャッシュメ モリシステムは、通常、DRAM(ダイナミックラム) を有して主記憶を構成し、さらに、SRAM(スタティ ックラム)を有して構成したキャッシュメモリを備え、 CPUの動作速度に、DRAMのアクセス動作が追い付 けないことに対処している。つまり、アクセスされたア ドレスを、SRAMに割付け、アクセス速度の遅いDR AMは、データのパックアップ用に使用して、CPUか らは、アクセス速度の速いSRAMが、主記憶となって いるように見せかける技術である。この技術において は、DRAMのアクセススピードとSRAMのアクセス スピードでは、数倍程度の違いがあるが、違いが大きな 20 場合でも、10倍以内であるため、キャッシュメモリに 割当てされていないアドレスに対するライトアクセスの 場合、すなわち、ライトミスヒット時のリカバリタイム は、それほど大きなものではない。フラッシュメモリを 主記憶に採用した場合には、フラッシュメモリの書換え 時間は、DRAMと比較すると数桁の違いがあり、ライ トミスヒット時のリカバリタイムは、非常に大きくなっ てしまい、システムの性能の低下を招くことになる。し たがって、この点を考慮したシステムを実現する必要が ある。

【0010】また、上述のラインアクセス方式のメモリ を用いて、ランダムアクセスを高速に行うことが今後重 要な技術となる。前記特開平2-292798号公報を 含め、従来の技術においては、この点を考慮したものが ない。また、主記憶が不揮発性になることで、システム 上、大きな違いが生じる。例えば、主記憶が揮発性であ れば、補助記憶装置を備えて、ファイルデータの保存を 行うのが一般的である。しかし、不揮発性の主記憶シス テムの場合は、補助記憶装置を備える必要が無く、主記 憶がデータ保存の領域となる。このことが、不揮発性の 40 主記憶を備えるシステムの効果のひとつであるが、逆 に、このために発生する問題もある。例えば、各種の情 報処理装置では、プログラムや操作のミスにより装置が 暴走してしまうという事故が起こることがある。この 際、揮発性の主記憶であれば、最終手段として、ハード リセットをかけたり、電源を一度切断して再スタートす ることが可能である。これによって主記憶の内容をクリ アし、補助記憶装置から再度、データを主記憶にロード して、正常な状態に戻すことができる。しかし、不揮発 性の主記憶では、装置の暴走により、主記憶内に存在す 50 るデータが破壊されると、正しいデータが存在しなくな り、正常な状態に戻すことが困難となる。

【0011】また、キャッシュメモリだけが書き換えら れている状態で、システムの電源が切断された場合、主 記憶が揮発性のシステムでは、主記憶およびキャッシュ メモリのいずれの記憶データも揮発するため問題は発生 しない。しかし、主記憶が不揮発性の場合には、キャッ シュメモリだけに最新のデータが格納された状態で、電 源が落される事態が生じると、ユーザはデータが残され ているつもりでも、実際には、ユーザが入力したつもり のデータが、キャッシュメモリから揮発し、消滅してし まうことが起こりうる。したがって、不揮発性の主記憶 を備える情報処理装置では、装置の暴走や、電源遮断に 対処する方式の提供が必要となる。また、上述のキャッ シュメモリが揮発性の場合、電源遮断後の再起動時に、 初めのうちはミスヒットが続き、アクセス速度が劣化す るという問題が生じる。

【0012】本発明の目的は、フラッシュメモリを主記 憶に備える情報処理装置を実現することである。具体的 には、CPUからのランダムアクセスに対応可能とする ことである。さらには、高集積なラインアクセス方式の フラッシュメモリに対応できる情報処理装置を実現する ことである。さらには、その際のミスヒットアクセスに 対するリカパリタイムを短くして性能を向上させること である。さらには、プログラムや操作のミスによる暴走 による重要なデータの破壊を防止することである。さら には、キャッシュメモリ内の情報と、主記憶内の情報が 一致していない状況での電源が遮断された時の対処を考 慮して、信頼性を向上させることである。さらには、動 30 作の停止後、再開時のアクセス性能を向上させ、総合的 な使用感の向上を目指すことである。

#### [0013]

【課題を解決するための手段】上記目的を達成するため に、本発明の情報処理装置は、中央処理装置と、データ を入力するための入力手段と、データを出力するための 出力手段と、データを記憶する揮発性の第一記憶手段 と、記憶されたデータを電気的に書換え可能な記憶手段 であって、前記中央処理装置がアクセス可能なアドレス 空間を割付けた不揮発性の第二記憶手段と、前記揮発性 の第一記憶手段と前記不揮発性の第二記憶手段との相互 間でデータのやり取りを少なくとも行うデータ制御手段 と、前配揮発性の第一記憶手段に格納されたデータの、 前記不揮発性の第二記憶手段におけるアドレスを登録す るアドレス登録手段と、該アドレス登録手段に登録され ているアドレスと前配中央処理装置がデータアクセスの ために出力したアドレスとの比較を行うアドレス比較手 段とを備えたことを特徴とする。

【0014】そして、前記データ制御手段は、前記中央 処理装置が、データをアクセスするために出力したアド レスを、前記アドレス比較手段に入力し、当該アドレス

が、前記アドレス比較手段の出力結果にもとづき、前記 アドレス登録手段に登録されている登録アドレスと判断 したときには、前記揮発性の第一記憶手段内における登 録アドレスをアクセスし、逆に、前記アドレス登録手段 に格納されていないアドレスと判断したときには、少な くとも当該アドレスを含む所定範囲のアドレスを、前記 アドレス登録手段に新たに登録し、該新たに登録された アドレスに対応するデータ格納領域を前記揮発性の第一 記憶手段に新たに設定して、前記新たに登録された少な くとも一つのアドレスをアクセスするように構成する。

【0015】さらに、本発明の情報処理装置は、CPUからデータを書き込む前に、一旦、当該書込みの対象となるブロック内の全データを消去する必要がある記憶装置であるフラッシュメモリを主記憶装置として用いる情報処理装置において、前配主記憶装置の一部のブロックデータのコピーをそれぞれ保持する複数のデータ領域を有するコピーパック方式のキャッシュメモリと、前配CPUから前記主記憶装置への書き込み処理の際に前記キャッシュメモリの該当データ領域のデータを更新するとともに、前記 20主記憶装置の、当該書き込みの対象となったブロックの消去処理を行う制御手段とを備えたことを特徴とする。

[0016]

【作用】上記手段は、具体的には、例えば以下のように 動作する。外部IOパスを通さずに、直接CPUがフラ ッシュメモリの格納データをアクセスできるようにする ためには、高速ランダムアクセスを実現しなければなら ない。フラッシュメモリを直接アクセスすると、ランダ ムアクセス型のフラッシュメモリでは、リードアクセス はDRAMなみの高速ランダムアクセスが可能である が、ライトアクセスでは、書換えがプロック単位でしか できず、しかも非常に遅い。そして先述のように、今後 主流になると考えられる、ラインアクセス方式のフラッ シュメモリでは、リードアクセスにおいても、ランダム アクセスには適合しない。そこで、キャッシュメモリと して動作するパッファメモリを、フラッシュメモリとC PUの間に設けた構成とする。このキャッシュメモリ は、高速ランダムアクセスが可能な、DRAMやSRA Mで構成するのが最適である。

【0017】そして、このキャッシュメモリに対応し 40 て、格納してあるデータのアドレスを記録するアドレスアレイと、アクセス来歴を記録する記憶手段を備える。そして、フラッシュメモリの書換えが、キャッシュメモリのアクセスに対して非常に遅いことに対処するため、キャッシュメモリには、未格納のアドレスのデータを常に書き込めるように、空き領域をあらかじめ用意しておく。また、装置の暴走による、主記憶データの破壊に対処するため、各データ領域に、ライトプロテクトフラグを備えた構成とし、このフラグにより、書換え禁止状態のデータの書換えを行った場合には、CPUに割込みを 50

かけて警告を行う機能を設ける。また、フラグを書き変える際にも、割込みによる警告を行うことにより、2重の安全が図れる。そしてその後、特定の書き込み要求レジスタにCPUが所定コードを書き込まなければデータの書換えを許可しないようにしておく。

10

【0018】さらに高速化を図るために、キャッシュメ モリ上のデータがCPUにより書換えられたら、そのデ ータに対応するフラッシュメモリ上の領域をあらかじめ 消去し、該データの書き戻しの際に、フラッシュメモリ 10 の当該領域を消去するための時間を節約できるようにす る。また、前記アドレス登録手段のデータを、装置への 電源供給を遮断しても、揮発させることなく、再び電源 供給を開始して、装置の動作を再開した際に、保持され ているようにし、このデータをもとに、キャッシュメモ リ内のデータを復元する。さらに具体的に説明する。キ ャッシュメモリを設けることにより、書換えが遅いフラ ッシュメモリの欠点をカパーできるとともに、シリアル パッファによって、外部インタフェースが接続されてお り、高速なランダムアクセスが不可能なフラッシュメモ りに対しても、キャッシュメモリのランダムアクセスは 可能である。これらは、見かけ上、CPUのメモリパス に直結した、フラッシュメモリを備える主記憶として、 使用することが可能となる。

【0019】上述のように、キャッシュメモリに格納しているデータの論理アドレスを記録するアドレスアレイと、キャッシュメモリに格納しているデータの古さを示すアクセス履歴を記録する記憶領域を設けることにより、まず、キャッシュメモリに存在するアドレスのアクセスであるか否かを判断できる。次に、キャッシュメモリに存在しないアドレスのアクセスであれば、アクセス履歴上、最後のアクセスが起きてから、最もアクセスされていないデータを探し出して、主記憶たるフラッシュメモリにライトバックし、空き領域を作りだして、新たなデータを格納するという動作を行うようにする。これは、キャッシュメモリのリプレースメントアルゴリズムとして、知られているものである。

【0020】また、キャッシュメモリ内に、常に空き領域を確保しておくことにより、CPUからデータの書き込み要求があり、そのデータのアドレスがキャッシュメモリに格納されていない場合に、要求があってから、該データを格納するための空き領域を作り出していたのでは、書き込み動作の遅いフラッシュメモリでは大きな性能劣化となるため、あらかじめ用意してある空き領域に、とりあえずデータを格納し、CPUからの書き込みデータ転送が終了してから、フラッシュメモリ内に空き領域を作り出す処理を始めればよい。

【0021】さらにまた、装置の暴走に対処するための ライトプロテクトフラグを備えた構成とし、このフラグ の書換えや、書き込み禁止領域の書換え時に、CPUに 割込みを行い、これに対応してCPUが警告を行う構成

にしておくことによって、CPUが、異常な書換えを行 おうとしているか否かが把握可能となる。そして、CP Uが、特定のレジスタに対しての書換えを行わなけれ ば、格納データの書換えを行わないようにすることによ り、装置暴走等の異常時の主記憶内のデータの書換えを 防ぐことができる。なお、CPUでは、上記の割込みを 受けとった際には、ユーザに対して、データの書換えを 行うべきか否かを確認するルーチンを実行する構成とし ておけばよい。ユーザは、この確認ルーチンで、装置が 暴走しているか否かを判断して、適宜、情報処理装置に 10 指示を与える事になる。この場合、もちろん、装置の動 作の中断や再開等の指示が可能な構成にしておくのが好 ましい。

【0022】また、図18を参照し、本発明による情報 処理装置の作用を説明する。CPU101から記憶装置 104へのリードアクセスでキャッシュメモリプロック 300がヒットした場合は、キャッシュメモリプロック 300から目的のデータを読みだす。リードアクセスで キャッシュメモリプロック300がミスヒットした場合 は、CPU101は記憶装置104から直接データをリ 20 ードする。これに伴い、そのデータとアドレスはキャッ シュメモリプロック300内の新たに選択されたレジス 夕に保持される。新たなレジスタの選択は、先述の置き 換え操作(リプレースメントアルゴリズム)にしたがっ て行われる。尚、この新たに選択されたレジスタ内に前 回以前のアクセスで更新されたアドレスとデータが保持 されている場合は、そのアドレスとデータを記憶装置1 04へ書き戻した後、新たな書き込みアドレスとデータ を保持する。本発明では記憶装置104はフラッシュメ モリで構成されるので、その書き込みの際に、該当プロ ックが未消去の場合はその該当プロックを消去してから 書き込みを行う。

【0023】一方、本発明のキャッシュメモリブロック 300はコピーパック方式のキャッシュなので、CPU 101からのライトアクセスでキャッシュメモリブロッ ク300がヒットした場合は、キャッシュメモリプロッ ク300内の該当レジスタを更新するだけで、記憶装置 104への書き込みは省略される。すなわち、後にリブ レースされる際に記憶装置104の該当するプロックへ 書き戻される。換言すれば、この記憶装置104の該当 40 プロックのデータはいずれ消去される。したがって、本 発明では、そのプロックがまだ消去されていないときに は、そのプロックの消去を前もって行う。この事前消去 処理では、CPU101はその消去が完了したプロック に直ちに書き込みを行うわけではないので、その消去処 理の完了を待つ必要はない。以後、そのプロックへのデ ータの書き戻しを行う必要が発生した際には、それに先 立つ消去処理が省略される(既に実行されている)ので アクセス時間が短縮される。

12

ッシュメモリプロック300がミスヒットした場合は、 キャッシュメモリプロック300内のリプレース対象レ ジスタが新たに選択され、このレジスタが更新済みであ れば、このレジスタに格納されている更新済みのデータ を記憶装置104へ書き戻してから、CPU101から の当該アクセスアドレスとデータをキャッシュメモリブ ロック300内の該当レジスタに格納する。 更新済みで なければ、リプレース対象レジスタを更新する。上述し た記憶装置104へ書き戻す処理は、キャッシュメモリ プロック300のリードアクセスミスヒットの際の記憶 装置104への書き込み処理と同様である。

【0025】次に、アドレス登録手段のデータを保持す ることについての動作を説明する。キャッシュメモリに 格納されているデータは、CPUから高速にリードライ トできるようにするために、一時的にキャッシュメモリ に置かれているデータである。そしてキャッシュメモリ の容量は限られているため、最もCPUからアクセスさ れる可能性と頻度が高いとされるデータが選択されて置 かれている。もしキャッシュメモリ上に置かれていない データが連続してアクセスされると、著しく性能を劣化 することになる。この事態が起きることがないように、 キャッシュメモリの構成や、リプレースメントアルゴリ ズムなどを最適化する必要がある。しかし如何に最適化 しても、キャッシュメモリのデータが揮発してしまい、 キャッシュメモリに全くデータが格納されていない時に は、全てのリードアクセスはミスヒットとなり、性能を 著しく劣化することになる。 キャッシュメモリがある程 度のデータを主記憶から取り出して来るまでは、リード アクセス速度は遅くなる。しかし、電源供給停止によっ て、キャッシュメモリのデータが揮発してしまっても、 アドレス登録手段の比較的少ないデータさえ保持されて いれば、キャッシュメモリ内のデータを、電源供給遮断 前の状態に復帰させることが可能である。つまりアドレ ス登録手段に登録されているアドレスのデータを、主記 憶からキャッシュメモリに展開すればよい。アドレス登 録手段のデータ保持の方法としては、一つは、アドレス 登録手段のメモリを電池パックアップでデータを保持す る。または、アドレス登録手段をランダムにリードライ トが可能な不揮発性のメモリを使用する。そして他の方 法として、電源供給遮断時に、不揮発性メモリである主 記憶メモリの一部、あるいは同等のメモリに、アドレス 登録手段のデータを退避し、電源供給再開時に再びアド レス登録手段に書き戻すという手段がある。

[0026]

【実施例】以下、本発明の実施例を図面を参照して説明 する。図1は、本発明の第1の実施例の構成図である。 図1において、1は、プログラムの実行や、データの処 理を行うCPU(中央処理装置)、2は、CPU1が処 理実行するためのプログラム、データ等を格納する大容 【0024】CPU101からのライトアクセスでキャ 50 量の不揮発性メモリであるフラッシュメモリ、3は、フ

ラッシュメモリ2に格納されていて転送されてきたデー タやCPU1からの書き込みデータ等を、一時的に記憶 する揮発性メモリであるキャッシュメモリである。この キャッシュメモリは、例えば、DRAM (ダイナミック ラム)、SRAM (スタティックラム) 等によって実現 可能である。4は、キャッシュメモリ3が格納している データに割り付けられているCPUアドレス (CPUが データのアクセスのために出力するアドレスをいう) と、それに付随した情報を記録するアドレスアレイ、5 は、CPU1がアクセスを要求したデータに対応するア 10 ドレスと、アドレスアレイ4に記録されているアドレス を比較するアドレス比較回路、6は、CPU1のアクセ ス要求に、可能な限り高速に、正確なデータをアクセス できるよう統一管理制御するコントローラ、7はCPU 1のメモリバスである。アドレスアレイ4、アドレス比 較回路 5、コントローラ 6 は、例えば、各種 CMOS、 トランジスタ、抵抗、ROM (所定の処理を行うプログ ラムが格納される)、RAM、CPU等の電子デバイス にて実現可能である。なお、CPUがアクセスするアド レスが存在するアドレス空間は、例えば、フラッシュメ モリ2に対して割り当てられているとして説明を行う。 60は、データをアクセスするためのコマンド等の各種 コマンドや、アドレス等を少なくとも入力する機能を有 する入力手段である。例えば、マウス、キーボード等に よって実現される。61は、後述するメッセージや、必 要な情報を出力する機能を有する手段であり、例えば、 プリンター等の印刷手段や、CRT、ELディスプレ イ、液晶ディスプレイ等の表示手段によって実現でき る.

【0027】次に、本構成における動作について説明す る。CPUと記憶装置を備える、一般的な情報処理装置 では、主記憶装置として、DRAM等の揮発性メモリを 使用して構成するのが一般的であるが、これは、アクセ ス速度を考慮してのことである。これに対して、例え ば、携帯型パソコン等でニーズの高い、いわゆるリジュ 一ム機能、クイックスタート機能等の実現には、不揮発 性メモリを使用することが必要であるが、パッテリでパ ックアップを行うSRAMでは、容量的にも、信頼性上 も問題点が多く、また、電気的書換え可能なROMで は、書換え時間が非常に遅いため、これを使用すること は難しい。そこで、本実施例では、揮発性メモリをデー 夕等の一時的な記憶を行うキャッシュメモリとして採用 し、CPU1が備えるメモリパス7に、直接接続して、 実質的な主記憶装置として、フラッシュメモリを使用し た構成とする。つまり、主記憶装置であるフラッシュメ モリ2は、CPU1から直接アクセスされることはな く、したがって、主記憶装置のアクセスの遅さが、CP U1の動作に殆ど影響を及ぼさないようにするものであ

【0028】図1を参照して説明を続ける。CPU1

は、メモリバス 7を介して、キャッシュメモリ3をアクセスする。ただし、この時アクセスするアドレスは、アドレス比較回路 5 に入力され、アドレスアレイ4 に予め登録されているアドレスと比較する。もし、登録されているアドレスであれば(以下、これを「アドレスヒット」と称する)コントローラ6 はキャッシュメモリ3内における当該アドレスに相当する個所をアクセスする。逆に、アドレスアレイ4 に登録されていない(以下、これを「アドレスミスヒット」と称する)アドレスであれば、アドレスアレイ4に、当該アドレスを登録する。その後、当該アドレスに対応するデータをキャッシュメモリ2内の領域のアクセスを行う。

14

【0029】図2に、かかるコントローラ6の構成図を 示す。図2中、11は、高速に連続アドレスを発生し て、メモリを高速にアクセスするためのDMAコントロ ーラであり、数十~数百パイトの連続データの転送時に 使用する。12は、メモリ制御信号発生回路で、フラッ シュメモリを始め、キャッシュメモリ、アドレスアレイ 等の動作を制御するための制御信号を生成する。例え ば、CPU、ROM、RAM、各種ゲート、ROMに内 蹴されるプログラムによって実現できる。 なお、キャッ シュメモリ等でDRAMを使用している場合は、DRA Mをリフレッシュするための、リフレッシュコントロー ラも、前記メモリ制御信号発生回路が備える構成にすれ ば良い。13は、メモリ制御タイマであり、フラッシュ メモリの内容の消去、書き込み等の時間を測定する手段 であり、CPU、ROM、RAM、各種CMOS、RO Mに内蔵されるプログラムによって実現できる。14 は、揮発性のデータメモリであり、制御プログラム実行 のワークエリアとして、また、メモリパスからのデータ を一時的に蓄積したり、アドレスアレイの情報や、シス テム内で授受されるデータを一時的に保存する領域とし て使用される。15は、制御プログラムが格納されるR OM、16は、制御プログラムを実行し、本発明のかか るシステム全体を統括して制御するプロセッサ、17 は、システム内でやりとりされるアドレスや、システム 内でやりとりされるデータ等を伝送するためのバスであ る.

€ [0030] このコントローラ6の動作、すなわち前記制御プログラムが行う処理を説明するためのフローチャートを図3に示す。図3に示すように、まず、CPU1から、あるアドレスに対してのアクセス要求が出される(ステップa)。このアドレスはアドレス比較回路5に入力され、アドレスアレイ4に登録されているアドレスと比較処理される(ステップb)。アドレスヒットであれば、所望のデーダがキャッシュメモリ3内に存在することになる。そこで、このアドレスをアドレスアレイ4に記憶されている情報にもとづいてキャッシュメモリ3の該当するアドレスに変換処理し(ステップc)、この

変換処理されたアドレスに従って、キャッシュメモリ3 の該当領域をアクセスする(ステップd)。すなわち、 リードアクセスであれば、キャッシュメモリ3内のデー タをメモリパス 7 を介して CPU 1 へ出力し、ライトア クセスであれば、キャッシュメモリ3の該当する場所 を、メモリパス7を介してCPU1から入力されるデー 夕に書換える。一方、アドレスミスヒットであれば、キ ャッシュメモリ3内に、新規に、データを格納するため のデータ領域を作り出す(ステップe)。なお、ステッ プeにおける処理の詳細については、本フローチャート 10 の説明の後で述べることにする。

【0031】さて、新規のデータ格納領域が作られたな らば、当該領域に対して、アクセスを行う。もしリード アクセスであれば、フラッシュメモリ2から該当するア ドレスに格納されているデータを読み出して、キャッシ ュメモリ3に転送、格納し(ステップf)、さらに、メ モリパス7に当該データを出力する(ステップg)。も し、ライトアクセスであれば、CPU1からのデータを キャッシュメモリ3の新規のデータ格納領域に書き込む (ステップh)。そして、最後に、アドレスアレイを新 規書き込みに合致するように更新する。すなわち、ミス ヒットであるアドレスをアドレスアレイに登録する (ス テップi)。以上が、コントローラ6の動作の概略であ る。さて、前述した、ステップeの処理について説明す る。なお、コントローラ6は、揮発性記憶手段に格納さ れるデータ量を監視し、該データ量が予め定めた値をこ えないように、予め定めた容量以上のデータ未格納領域 を設ける処理を行うように構成しておくのが好ましい。

【0032】仮に、この情報処理装置が動作開始後、そ れほど処理を行っていない段階であれば、キャッシュメ モリ3内には、データの未使用領域が多数存在している ので、特別の処理をしなくとも、この未使用領域内に、 新規格納領域を割り当てればよい。しかしながら、未使 用領域が存在しなくなれば、既に格納しているデータを 消去してでもデータ格納領域を作り出さなければならな い。そのために、アドレスアレイ4に登録されている各 アドレスに対応して、CPUがどのような順序でアクセ スしたかを示す情報である「アクセス履歴」を記憶して おく。キャッシュメモリ3に格納されているデータのう ち、現時点以降、最もアクセスされないと予想されるも 40 のを探し出す。これが、キャッシュメモリ3内にアクセ ス対象となるデータが存在する割合(以下「ヒット率」 と称する)と、アクセス速度の高速化等の性能を向上さ せる。

【0033】そのためには、各アドレスが最後にアクセ スされた相対的な古さを示す情報が記録されていればよ い。つまり、この記録内容にもとづいて、前回のアクセ スが行われたのが、最も古い(時間軸上で最も過去方向 に存在する) アドレスを探し出すことができ、キャッシ

ものと思われるものを選定できる。このアクセス履歴に 関する情報は、アドレスアレイ4に格納すると、処理速 度の向上等の点から効率的である。ただし、アクセス履 歴は、キャッシュメモリ容量が大きくなると、相対的な 古さを記録するためには、非常に複雑、かつ、大容量に なるため、工夫が必要である。

16

【0034】その工夫として、ヒット率が大きく減少し てしまうが、アクセスの来歴記録を簡略化することが可 能である。例えば、消去するデータをランダムに選択す る方法が考えられる。あるいは、キャッシュメモリ3の 先頭から順にデータを書き込むことにしておき、データ の消去も、先頭から順番に行えば、古く書き込まれた順 にしたがってデータを消去する、いわゆるFIFO制御 が簡単に実現可能である。または、一般的なキャッシュ メモリシステムで使用されているセットアソシエティブ 方式を採用すれば、アドレス比較も簡単化する。

【0035】そこで、このセットアソシエティブ方式に ついて図4を参照して説明する。今、n個の連続したア ドレスで構成される領域を、一つのプロックとして考 え、キャッシュメモリは、数プロックのデータで構成さ れているものとする。図4は、この方式における構成例 を示している。21は、アドレスアレイ、22は、キャ ッシュメモリ3に格納されているデータに1対1で対応 する、1つのアドレスを格納するアドレスアレイ21内 のアドレス格納領域、23は、アドレス格納領域22を 複数個有して構成されるプロックである。図4に示す実 施例では、プロック23が4つずつ存在する。これが、 4ウェイセットアソシエティブ方式の構成である。24 は、CPUがメモリデータをアクセスするために出力し 30 たCPUアドレス、25、26は、それぞれ、CPUア ドレス24を、セットアソシエティブ方式に適用するた めに分割したもので、25を「プロックアドレス」と称 し、26を「セットアドレス」と称する。

【0036】セットアドレス26は、CPUアドレス2 4のうち下位側のアドレスであり、そのピット数は、プ ロック23を構成するアドレス格納領域22の個数で決 まる。例えば、ブロック23が256個のアドレス格納 領域22を有して構成されておれば、セットアドレス は、8ピットとなる。一方、プロックアドレス25は、 CPUアドレス24の上位側のアドレスであり、そのピ ット数はCPUアドレス24のピット数から、セットア ドレス26のピット数を引いた数となる。ただし、CP **Uアドレス24によりアクセスするメモリデータのバイ** ト数は、キャッシュメモリとフラッシュメモリ間のデー 夕転送時のパイト数により決まる。例えば、これが16 パイトであるとすれば、CPUアドレスの最下位3ビッ トについては、アドレス比較する必要はない。そのた め、セットアドレスはCPUが実際に出力するアドレス のうち、これに相当するビットを除くことができる。2 ュメモリ3内からデータを消去しても、最も問題のない 50 7は、セットアドレス26により選択されてアクセスさ

れた、キャッシュメモリに登録されているプロックアド レスを示す。個々でアドレスアレイ21により出力され たアドレス値に対応するデータは、キャッシュメモリに 格納されていることになる。4ウェイセットアソシエテ ィプ方式では、一つのセットアドレスに対して4つのプ ロックアドレスが存在する。28は、CPUアドレスの プロックアドレス25と、アドレスパッファ21より出 力されたプロックアドレス27が一致するか否かを検出 するアドレス比較回路であり、4ウェイセットアソシエ ティブ方式であることから、4つの比較回路28を設け 10 ている。この比較回路は、例えば、各種ゲート等にて実 現できる。

【0037】次に、具体的に数値を設定して説明する。 主メモリ容量を16MBとし、CPUアドレスが24ビ ットとする。また、フラッシュメモリとキャッシュメモ リの制御方式として、前述の4ウェイセットアソシエテ ィブ方式を採用し、1ブロック内の単位データ(16パ イト単位)格納領域数を256とする。

【0038】従ってキャッシュメモリ容量は 16パイト×256×4ウェイ=16KB

と算出できる。まず、CPUが主メモリデータをアクセ スするために、24ピットのCPUアドレスを出力す る。アドレスヒット、ミスヒットの判定では、CPUア ドレスの下位4ビットは必要ないので、上位側20ビッ トによりその判定を行う。このうち、セットアドレス2 6は256の格納領域が存在するため、8ピットである ことになる。つまり、20ピットのアドレスのうち下位 から8ピットを使用して、アドレスアレイ21をアクセ スすることになる。

【0039】この時、プロック数が4つ存在するため、 4か所をアクセスして、4つのプロックアドレス27を 得る。尚、プロックアドレスは、20ビットから8ビッ トを引いた12ピットのデータである。このデータとC PUアドレス24のプロックアドレス25を、比較回路 28を使用して一致するか否かの検出を行う。4つの比 較回路が、全て不一致状態を検出すれば、アドレスミス ヒットであり、キャッシュメモリ内に所望のデータは存 在しないため、フラッシュメモリをアクセスすることに なる。もし、一つでも一致状態にあることを検出すれ ば、アドレスヒットであり、キャッシュメモリ内の該当 40 する個所をアクセスする。以上により、4ウェイセット アソシエティブ方式の動作が完了する。なお、回路を簡 略化するために、プロック数を減らせばヒット率が減少 することになるし、ブロック数を増加すればヒット率は 増加するが、比較回路やアドレスアレイが複雑化するこ とになる。プロック分けをせずに、全データアドレスア レイの内容と、CPUアドレスを比較するための比較回 路を設けた構成にすることも、もちろん可能ではある。 しかしながら、プログラム実行においてはアクセスする アドレスは局所性をもつため、ある程度プロック分けし 50

た方式を採用した方が、ハードウェア構成上効率的であ る。あるいは、アドレス比較回路の行う機能を、ソフト ウェアで実現することも容易であるが、その際には、ア ドレス比較器の数が、ソフトウェアにおけるアドレス比 較処理の回数になるため、処理速度の著しい低下などを 招く可能性がある。

【0040】次に、4ウェイセットアソシエティブ方式 を採用した場合のアクセス履歴の記録方法について説明 する。4ウェイセットアソシエティブ方式においては、 下位アドレスが連続している一連のデータを4通り格納 することになる。したがって、同一の下位アドレスのデ ータが最高4つ存在することになり、その4つに対し て、アクセス履歴が比較できれば、必要かつ十分であ る。そこでアクセスが行われるたびに、アクセスされた グループのアクセス履歴に、関する情報を更新し、アク セスが行われたデータの履歴情報を「最新」として、そ れ以外のデータの新しさを1段階ずつ下げていく。

【0041】例えばA、B、C、Dの4つのデータのア クセス履歴が「3」、「4」、「1」、「2」の新しさ 20 の順序(数が小さいほど、新しさの度合いが高いことを 意味する)を有していたとする。次にAがアクセスされ た場合、アクセス履歴は「1」、「4」、「2」、 「3」となる。つまり、Bはもともと最も古いデータで あるため、アクセス履歴はそのままであり、C、Dのア クセス履歴が、それぞれ繰り下がることになる。そし て、新規にデータの格納領域を作り出す場合には、アク セス履歴が4番目になっているデータが、最もアクセス が起きていないデータと判断されるため、フラッシュメ モリに書き戻せば(ライトバック)よい。もし、このよ うなセットアソシエティブ方式を使用せずに、全てのデ ータの相対的なアクセス履歴を記録していたら、膨大な 処理が必要になる。したがって、セットアソシエティブ のセット数も、システム規模と処理効率のトレードオフ を考慮して決定するのが好ましい。なお、以上の処理に 必要な情報を、アドレスアレイに全て格納しておけば良

【0042】ところで、これまで説明した動作では、C PU1からあるアドレスへの書き込み要求が発生し、そ れがアドレスミスヒットであった場合に、実用上若干の 問題がある。というのは、キャッシュメモリ内の、ある アドレスデータをフラッシュメモリにライトバックし て、新規にデータの格納領域を作ることになるが、フラ ッシュメモリのデータ書換えには、非常に時間がかかる ため、処理速度の低下などのシステム性能の大きな低下 を招いてしまう。そこで、コントローラ6の制御を、図 5に示すようにする方が、システム性能の低下を防ぐこ とができ、実用的である。図5は、図3と殆ど同じ処理 を示すため詳細な説明は省くが、ステップeにおける新 規格納領域の作成タイミングが、図3に示す処理フロー とは異なる。CPU1からのデータ転送が終了した時点

30

で、新規格納領域の作成動作に入る。つまり、常に新規格納領域を用意しておいて、CPU1からの書き込み要求がアドレスミスヒットであった場合には、その新規格納領域に書き込む。これにより、フラッシュメモリの書換え時間が、CPU1の動作に影響を与えないようにする。ただし、この方法では、キャッシュメモリ3にデータの存在しない領域を常に用意しておく分、キャッシュメモリの格納データ容量が少なくなるため、ヒット率は減少することになることを考慮しなくてはならない。もちろん、フラッシュメモリの書換え時間によるシステム 10性能の低下を抑えることができる効果は大きい。

【0043】また、この時、キャッシュメモリ3が、図4に示すような4ウェイセットアソシエティブ方式を採用しているとすると、データが格納されるのは、3セット分だけである。残りの1セットは、CPUからの要求によって発生したミスヒットのライトアクセス後以外は、常に空き状態にしておくことになる。したがって、アクセス履歴情報の保持、更新は、3番目まで行えばよいことになる。

【0044】また、他に、フラッシュメモリにおいて一 括消去の単位容量は、一回のアクセスデータと比べる と、非常に大きいという問題がある。つまり、CPUの 一回のアクセスデータは、数パイト程度であるのに対 し、フラッシュメモリの消去の単位は、数百パイト以上 である。したがって、リードアクセスのために、数パイ トのデータをフラッシュメモリからキャッシュメモリに 転送した後、そのデータの書換えが発生し、データをキ ヤッシュメモリ上で書換えると、対応するフラッシュメ モリ内の領域のデータを、いずれ曹換える。このとき、 フラッシュメモリ上では、数パイトだけの書換えはでき 30 ないため、消去領域全てを別に設けた揮発性メモリに読 み出し格納して、それに対して、該当個所の書換えを行 い、再度、フラッシュメモリ内のデータの消去を行った 領域にデータを書き込む、すなわち、フラッシュメモリ にデータを書き戻すという処理が必要になる。

【0045】また、このとき、同一の消去領域内のデータがキャッシュメモリ内に別に存在するのであれば、同時に前記書き戻しを行うのが効率的である。したがって、フラッシュメモリへのライトバック時には、処理が複雑になり、処理時間もかかってしまう。そこで、フラッシュメモリ内のデータを、キャッシュメモリに転送する際には、単位消去領域をまとめて転送することにし、この領域ごとにアクセス履歴を記録して、フラッシュメモリへのライトバックもこの領域ごとに行うことにすれば、フラッシュメモリ上における同一領域に存在する、キャッシュメモリ上のデータを、退避して書き込むという処理や、探すという処理は不必要となる。つまり、ライトアクセスが発生したら、そのデータを含む単位消去領域全てのデータをキャッシュメモリに展開するようにすればよい。

【0046】しかしながら、説み出し時には、数パイトのデータの説み出しのために、数百パイト以上を読み出さなければならないとすれば、非効率的である。そこで、リードアクセスのために、所望のデータがキャッシュメモリに転送されるときには、必要なパイト数だけキャッシュメモリに転送し、ライトアクセスのための転送時は、単位消去領域全てを転送することにすれば、リード動作もライト動作も効率的に行える。また、アドレスアレイに格納する情報として、キャッシュメモリ内のそのデータが書換えられたか否かを示すフラグを設定する構成にすることも、処理速度の向上等の大きな効果が期待できる。

20

【0047】次に、フラッシュメモリの応用例として、シリアルバッファ内蔵型の実施例について述べる。本発明において、フラッシュメモリの価格は、システムの価格を決定する重要な要素となる。不揮発性メモリで構成される主記憶は、大容量であることが要求されるため、主記憶を構成するフラッシュメモリは、安価である必要がある。メモリの価格を決定する大きな要因として、メモリ機能を実現する単位であるセルの大きさを表す「セル面積」がある。すなわち、ひとつの記憶セルが占める面積により、一定面積が有する記憶容量が定まるため、メモリチップとしての価格に大きく関係する。

【0048】フラッシュメモリにおいては、1セルの面 積を可能な限り小さくするためには、ランダムアクセス を犠牲にする必要がある。つまり、ある容量を有してい る、チップ上の一ラインのデータを、一括してアクセス し、これをシーケンシャルにアクセス可能なシリアルバ ッファに転送し、当該シリアルバッファから、外部にシ リアルアクセスして、データを出力する。したがって、 ある一つのデータをアクセスするためには、同一ライン 上のデータを一括してアクセスするためアクセス時間が かかり、結果的にランダムアクセス性能を落すことにな る。しかし、この場合、連続したデータの要求に対して は一番目のアクセスは遅いものの、以降は高速にシリア ルアクセスが可能である。通常、プログラム実行時は、 アクセスの局所性から、高速なシリアルアクセスは非常 に有効である。そこで、これを本発明に適用した実施例 について説明する。

「【0049】図6は、本実施例で用いるフラッシュメモリの構成例である。31は、フラッシュメモリチップ、32は、フラッシュメモリアレイ部、33は、シリアルバッファ部、34は、アクセスするアドレス、35は、シリアルクロック、36は、フラッシュメモリアレイ部32とシリアルバッファ33との間で転送されるラインデータ、37は、メモリチップから入出力されるデータである。ただし、ここでのアドレスとはラインアドレスであり、1ライン分全てのデータを転送するためのアドレスである。

50 【0050】次に、本実施例における動作を説明する。

まず、リードアクセスであれば、フラッシュメモリチッ プ31にアクセスするためラインアドレス34を入力す ると、フラッシュメモリアレイ32上の該当するライン に存在するデータ36を、一括してシリアルバッファ3 3に転送する。転送されたデータは、その後シリアルク ロック35を入力することによって、シリアルバッファ 33から順番に取り出される。ライトアクセスの場合に は、まず、シリアルクロック35の入力タイミングに合 わせて、データを順にシリアルパッファ33に入力せし め、データ入力が終了した後、フラッシュメモリアレイ 10 32上の、ラインアドレス34で設定したラインに、デ ータの転送を行う。以上が、本フラッシュメモリの動作 の概要である。

【0051】本フラッシュメモリを使用した実施例を、 図7、図8および図9を参照して説明する。図7は、ハ ードウェア構成を示し、図1とほぼ同様の構成である。 図1と同一の符号が付加されている構成要素は、同一の 機能を有する手段である。ただし、コントローラ6の構 成は、後述するが、若干異なっている。 図1のフラッシ ュメモリ2の部分は、図6にて説明したフラッシュメモ 20 リチップ31を使用している。図8は、本実施例におけ るコントローラ6の構成例を示したものであり、38 は、シリアルバッファ33用クロック発生回路で、他の 構成要素は図2にて説明した構成要素と同一である。図 9は、コントローラ6の動作を示すフローチャートであ り、CPU1のアドレスと、フラッシュメモリ31のア ドレスの扱いの違いが問題となる。

【0052】さて、図6、図7、図9を参照して動作を 説明する。まず、CPU1からのアクセス要求があり モリ3をアクセスし (ステップb) 、アドレスミスヒッ トであれば、キャッシュメモリ3内に新たにデータを格 納するための新規格納領域を作り出す (ステップc)。 そして、フラッシュメモリ31をアクセスするためのア ドレスを含むラインのアドレス34を与えて、シリアル パッファ33に、そのラインデータを転送して、シリア ルクロック35を入力して、データを引き出す (ステッ プd)。この引き出されたデータを、キャッシュメモリ 3の新規格納領域に格納して(ステップe)、さらに、 リードアクセスの場合には、この新規格納領域の中から CPU1のメモリバス7上に、所望のデータを出力する (ステップf)。一方、ライトアクセスの場合には、新 規格納領域内のアクセスするアドレスに該当する個所に データの書き込みを行なう (ステップg)。

【0053】最後に、アドレスアレイの内容を更新して 処理を終了する (ステップh)。ここで、ミスヒット時 の処理性能向上のためには、先の実施例である図5の動 作と同様、新規格納領域を作る処理をCPU1のアクセ ス終了後に行い、新規格納領域を、実際に書き込み要求 がある以前に作成しておくとよい。なお、本実施例にお 50

いては、アドレスアレイやアクセス履歴の記録は、全て ライン単位に設定するものとする。また、このラインア クセスのフラッシュメモリに対して、セットアソシエテ ィブ方式を適用すると、効率的にハード構成の簡略化が 図れる。次の実施例は、シリアルバッファを内蔵した構 造であるとともに、シリアルアクセス開始アドレスが設 定可能なフラッシュメモリチップを使用したものであ る。詳しくは、まず、所望のラインをアクセスするため に、ラインのアドレスを入力する。それとともに、その ラインデータがシリアルパッファに転送された後、シリ アルクロック入力により出力される最初のデータを、ラ イン内の何個目のデータとするかを、アドレス入力によ り設定可能とするものである。

22

【0054】例えば、1データの長さが1パイト、1ラ インが512パイトとして、512個のデータのうちの 128番目のデータが必要であれば、ライン自体のアド レスおよびライン内の128番目というアドレスを指定 する。これにより、シリアルクロック入力後の最初の出 カデータは、128番目のデータとなり、所望のデータ が瞬時にアクセス可能となる。かかるアクセスが可能で あると、ラインの途中に存在するデータを取り出すと き、ライン上の何番目に存在するかに相当する個数のシ リアルクロックの入力が不要となり、ラインアクセス構 造でありながら、ランダムアクセスを比較的高速に行う ことが可能となる。このようなメモリを使用したときの 実施例を、図10、図11を参照して説明する。

【0055】図10は、リードアクセス時のデータの扱 いを、図7、図8における実施例と対比して示したもの で、図中、3は、キャッシュメモリ、33は、図6の構 (ステップa)、アドレスヒットであればキャッシュメ 30 成のフラッシュメモリ31のシリアルバッファ33の部 分であり、シリアルクロック35の入力によってデータ の入出力が可能である。そして、特に、図10(2)に 示すシリアルバッファ33については、シリアルバッフ ァ33内の先頭アドレスの設定が可能なものとする。4 1は、キャッシュメモリ内部の転送先領域であり、シリ アルバッファ33と等しい容量を有している。42は、 シリアルパッファ33の中で先頭に指定されたアドレス から1ないし数パイト離れた領域を示しており、その容 量は、キャッシュメモリ3のデータ格納単位と等しいも のとする。この容量は、CPU性能、キャッシュメモリ 容量などにもとづいて決定される。43は、シリアルバ ッファ33上の転送データ42の転送先であり、キャッ シュメモリ3の領域を、格納単位で区切って作成した複 数の領域のうちの一つである。

> 【0056】図10(1)においては、フラッシュメモ リアレイからシリアルパッファ33に転送されたデータ を、1ライン分そのままキャッシュメモリ3に転送して 格納する。つまり、図9で示したフローチャートに従っ てデータを扱っている。このデータ量は、フラッシュメ モリの構成、具体的には、シリアルバッファの容量に依

存する。フラッシュメモリは、格納されているデータ を、ある容量単位で一括消去する構造にしたために、メ モリ構造の高集積化が可能となっているが、シリアルバ ッファの大きさは、一括消去の単位容量に依存している ため、ある程度の大きさになることは、フラッシュメモ リの特性のため避けることはできない。

【0057】現在、この一括消去の容量を、HDD (H ard Disk Drive) におけるセクタの容量にあわせ、5 12パイトとするものが開発されている。このようなメ モリを採用したとすれば、図10の(1)では、データ 転送単位が512パイトとなる。一方、図10(2)で は、この容量をさらに細かく区分してデータの転送を行 う。したがって、例えば数パイトの小さい単位でのデー 夕の転送も可能であるため、転送時間を向上できる。ま た、キャッシュメモリ3には、小さい単位で多くの個所 に分割して格納個所を構成しているため、長いシーケン シャルアクセスがあまり発生しないプログラムの実行時 には、ヒット率を高くすることが期待できる。もちろ ん、シーケンシャルなアクセスに対しては、単に、連続 アドレスで格納すればよいので、どちらでも対処可能で 20 ある。

【0058】この図10(2)に示す動作を説明するた めのフローチャートを、図11に示す。まずCPU1か らアクセス要求が出される(ステップa)。次に、アド レス値をアドレスアレイ4で比較して、アドレスヒッ ト、ミスヒットを判断する (ステップb)。アドレスヒ ットの場合には、キャッシュメモリ3をそのままアクセ スする。ミスヒットの場合には、アクセスするアドレス を含む1ラインを、フラッシュメモリアレイ32からシ リアルパッファ33に転送する(ステップc)。そし て、リードアクセスの場合には、アクセスデータのライ ン内における先頭アドレスを設定する (ステップd)。 そして、シリアルパッファ33にシリアルクロック35 を入力して所望のデータを取り出す (ステップe)。次 に、このデータをキャッシュメモリ3に用意されている 新規格納領域に格納する(ステップf)。CPU1は、 キャッシュメモリ3をアクセスし、アクセスされたデー 夕は、メモリバス7上に出力される(ステップg)。

【0059】ライトアクセスの場合には、ステップcで シリアルバッファ33に転送したデータを、全てキャッ 40 シュメモリ3に転送し (ステップh) 、キャッシュメモ リ3上に転送したデータに対して、アクセス個所をCP U1からのライトデータに書換える (ステップi)。そ して、次のミスヒットアクセスに備え、キャッシュメモ リ3内に新規格納領域を作り出す(ステップ1)。最後 に、アドレスアレイ4に格納されている情報を、その時 の状態に合致するよう更新する (ステップk)。ステッ プ」における、新規格納領域を作る処理は、キャッシュ メモリ3の単位格納領域がリードアクセスされた場合に

**ータを前記単位格納領域に上書きすればよい。ライトア** クセスの場合には、ライン単位で処理を行うため、候補 のラインを決定し、そのラインに存在するデータをシリ アルパッファ33に格納して、フラッシュメモリアレイ

32に転送するという処理が必要である。

24

【0060】なお、DRAMとSRAMの組合せによ る、情報処理装置で搭載されているキャッシュシステム においては、数パイトから数10パイトを1プロック容 量として、キャッシュ効率を上げている。同様に、本実 施例においてもCPUのワード単位ではなく、16バイ トや64パイト等の単位で、キャッシュメモリとフラッ シュメモリとのデータ転送を行うことにより、制御の簡 単化、ヒット率の向上に効果的となる場合がある。大容 量不揮発性の主記憶を用いたシステムで、CPUが何ら かの原因で暴走した場合の対処について説明する。かか る事態に対処するために、例えば、フラッシュメモリの 消去単位ごとに、書き込み禁止フラグを格納する格納レ ジスタを設け、通常書き変わらないデータに対しては、 書き込み禁止フラグを立てる。書き込み禁止領域の書換 えにおいては、先述の書き込み禁止フラグを下げ、CP Uに割込みが発生しないようにしてから、データの書換 えを行うのが正規の方法とする。フラグが立ったままで この領域への書き込みが発生した場合には、CPUに対

する割込みを発生し、ユーザに対し確認を得るようにす

る。確認方法として、例えば出力手段61のCRT等の

ディスプレイに、CPUがメッセージを表示する処理を

行うようにしておけばよい。

【0061】つまり、ユーザはこのときに、例えば、表 示メッセージによって、暴走状態にあることを認識で き、キャッシュメモリ内のデータのうち、退避すべきも のを選択して、退避することができ、また、CPUが備 えるプログラムカウンタのリセットを実行できる。ま た、キャッシュメモリにおいても、アドレスアレイ内に 同様のフラグレジスタを設けておけば、キャッシュメモ リ内のデータに対する安全性が向上する。以上の処理を 実現する装置の構成図を図12に示した。図中、1は、 CPU、3は、アドレスアレイ、6は、コントローラ、 60は、入力手段、61は、出力手段、51は、フラッ シュメモリの消去単位ごとに設けてある冗長領域、52 は、冗長領域51に設定した書き込み禁止フラグ、53 は、アドレスアレイ内に設けた書き込み禁止フラグ、5 4は、CPUへの割込み要求信号であり、マスク不可能 な割込み信号が望ましい。

【0062】入力手段60は、少なくともデータをアク セスするためのコマンド等の各種コマンド、後述するメ ッセージに対処するための指示等を入力する機能を有す る入力手段である。例えば、マウス、キーボード等によ って実現される。出力手段61は、後述するメッセージ や、その他の必要な情報を出力する機能を有する手段で は、データをライトパックする必要はないため、単にデ50 あり、例えば、CRT、ELディスプレイ、液晶ディス

プレイ等の表示手段により実現できる。

【0063】コントローラ6は、フラッシュメモリ31 やキャッシュメモリ3への書き込み要求が発生すると、 その個所の書き込み禁止フラグ52、53を参照し、こ のフラグが立っている場合には、割込み要求信号54を 発生する。CPU1は、これを受けると無条件に、ユー ザにこの状況に対する処理を求めるシーケンスを実行す る。ユーザに求める処理の内容としては、以下の内容が 考えられる。(1) 書き込みを行うか、(2) 暴走状態 と判断するか、(3) キャッシュメモリから主記憶へ退 10 避するデータの指定、(4) プログラムカウンタをクリ アするか、(5) キャッシュメモリ内をクリアするか、 などである。ユーザに対する問い合わせは、例えば、C RT等の表示装置に、その旨をメッセージ表示する構成 にすれば良い。また、ユーザは、問い合わせに対応する ために、マウス、キーボード等の入力装置を介して、必 要な指示を与えるような構成にすればよい。また、CP U1は、予め格納されたプログラムに従って、指示に対 応した処理を行うように構成しておけばよい。以上の処 理により、暴走による重要データの喪失を、ある程度回 避できるようになる。

【0064】以上の全ての実施例においては、キャッシ ュメモリ3は、パスを介してCPU1に直接接続されて いる。しかし、情報機器によっては、CPU1とキャッ シュメモリ3の間に、メモリパスコントローラや、SR AMによるキャッシュシステム等の装置が挿入されるも のもある。ここでは、CPU1がそれらを含めた構成の ものであるとする。キャッシュメモリ3が、情報処理シ ステムに備わるメモリパスに、直接接続されることが重 要な点である。また、作業中断による電源遮断の際に は、キャッシュメモリからフラッシュメモリにデータを 退避する必要がある。キャッシュメモリ内のデータのう ち、リードアクセスだけであったために書き変わってい ないデータに関しては、データ退避の必要はない。しか し、ライトアクセスにより書き変えられたデータは、キ ヤッシュメモリ上には存在するが、フラッシュメモリ上 には存在しないため、退避を行わないと、最新のデータ が失われることになる。

【0065】また、いわゆるリジューム機能を実現するためには、退避の際に、CPUが備える各レジスタが格 40 納する情報や、表示装置、入出力装置等が備えるデータ格納部内に存在する内部データも記憶しておく必要がある。すなわち、リスタートに必要な、データを全て退避しておかなければ、リジューム機能を実現できない。このため、電源遮断を機械的なスイッチにより行うのではなく、電源遮断情報を論理的に処理するシーケンスを実行する手段が必要である。このような手段は、CPU、ROM、RAM、各種CMOS等を有して実現可能である。この場合、必要な処理を、CPUが行うためのプログラムをROMに内蔵しておけばよい。また、またいご 50

ュメモリ内に格納されたデータが喪失されないようにするために、定期的に、キャッシュメモリのデータをフラッシュメモリにライトパックする処理を行う構成にしておくことが効果的である。また、キャッシュメモリとして、パックアップ電源付きのSRAMや強誘電体メモリ(FRAM: Perroelectric RAM)を使用すると、高速ランダムアクセス可能でありながら、データを喪失することがなくなる。

【0066】以上のように、本発明によれば、データの

**書換え速度が遅いフラッシュメモリを主記憶としたシス** 

テムを構築でき、パッテリーによるパックアップがなく

とも、リジューム機能やクイックスタート機能が容易に

26

実現できる。また、DRAMより安価になり得るフラッ シュメモリを主記憶とするため、大容量の主記憶を安価 に提供できる。さらに、不揮発性の配憶手段によって主 記憶を構成したことにより、磁気ディスク装置や、その 他の外部記憶装置が不要となり、システムの簡略化が図 れる。さらにまた、処理途中でのファイルアクセスが高 速に行え、システムの性能が向上する。加えて、本発明 においては、フラッシュメモリには、ランダムアクセス 性能を主眼にしたNOR型だけではなく、ラインアクセ ス方式のNAND型、AND型等、各種のフラッシュメ モリを採用することができることが大きな特徴である。 【0067】図13に次の実施例の概略図を示す。図1 3において、101はCPU、102はバス、300は コピーパック方式のキャッシュメモリシステム、104 はmパイト (mは整数) を1プロックとするフラッシュ メモリで構成される記憶装置(主記憶)、105は制御 回路である。キャッシュメモリシステム300内には、 アドレス情報を保持するアドレスアレイ310、データ を保持するキャッシュメモリ320、およびアドレスア レイ310のアドレスとCPU101からのアドレスを 比較するアドレス比較器330で構成される。データを 保持するキャッシュメモリ320はn本(nは整数)の mパイト単位のレジスタ321で構成される。アドレス を保持するアドレスアレイ310は、各々、アドレス情 報を保持する部分(アドレス部) aと、保持されている アドレス情報に該当する記憶装置104内のプロックが 消去済みが否かを示す情報を保持する部分(消去情報 部) bと、アドレスアレイ310内の該当するレジスタ 321が更新されたか否かの情報を保持する部分(更新 情報部) c とからなる n 本のレジスタ 3 1 1 で構成され る。 更新情報部 c は既存のフィールドであるが、消去情 報部 b は、本発明で新たに設けたフィールドである。3 12、322はアドレスアレイ310、キャッシュメモ リ320の制御信号である。

行する手段が必要である。このような手段は、CPU、 【0068】図14は、図13の制御回路105の処理ROM、RAM、各種CMOS等を有して実現可能である。以下、図14に示す処理フローを示す図である。以下、図14に示す処理フローについて説明する。CPU101から記憶装置104へグラムをROMに内蔵しておけばよい。また、キャッシ 50 リードアクセスが発生した場合(STEP1)、比較器

30

330からのヒット判定信号331でキャッシュヒット を判定すると(STEP2)、キャッシュメモリ320 内のレジスタ321の該当箇所からパス102へデータ を出力し(STEP21)、CPU101はそのデータ を読み込む。

【0069】CPU101からのリードアクセスでミス ヒットを判定した場合で、更に、置き換えアルゴリズム によって選択されたレジスタ311内の更新情報部cの 情報から、キャッシュメモリ320内のレジスタ321 の該当箇所が更新されていると判明した場合(STEP 22) は、STEP226へ進む。ここでレジスタ32 1から記憶装置104内の該当するプロックへデータを **書き込む。すなわちキャッシュメモリにおいて更新され** たデータを記憶装置104の該当プロックへ書き戻す処 理を行う。続いて、CPU101からアクセスされたデ ータを含む記憶装置104内のプロックデータを、レジ スタ321内の置き換え対象になった個所に書き込む。 そして、当該CPUアドレスをレジスタ311へ書き込 むとともに、レジスタ311の更新情報部cに未更新を 示す情報を書き込む(STEP227)。そしてCPU 101からアクセスされたデータをレジスタ321から パス102に出力する (STEP228)。 STEP2 28の処理が完了するとSTEP1に戻り、CPU10 1からの次のアクセスを待つ。尚、ここで言うレジスタ 321が更新されている状態とは、記憶装置104内の 該当するプロックのデータとレジスタ321内に格納さ れているデータが異なる、つまりレジスタ321だけが 書換えられている状態を示す。本明細書では以下同様で ある。

【0070】リードアクセスでミスヒットを判定し、更 30 に新たに選択されたレジスタ311内の更新情報 c の情 報から、キャッシュメモリの置き換えアルゴリズムに従 って選んだ、キャッシュメモリ320内の書き戻すべき レジスタ321が更新されていないことを認識すると (STEP22)、レジスタ321のデータを記憶装置 104へ書き戻す処理 (STEP226) を省略する。 そして記憶装置104内の該当するプロックの全データ をレジスタ321の選択された個所に書き込みととも に、レジスタ311にアドレスを書き込む (STEP2 27)。また、STEP227でレジスタ311の更新 40 情報部cに未更新を示す情報を書き込み。そしてCPU 101からアクセスされたデータをレジスタ321から パス102に出力する (STEP228)。 STEP2 28の処理が完了するとSTEP1に戻り、CPU10 1からの次のアクセスを待つ。CPU101から記憶装 置104ヘライトアクセスが発生した場合 (STEP 1)、キャッシュメモリがヒットすると (STEP 3)、レジスタ321の該当個所にCPU101からの 書き込みデータを書き込むとともに、レジスタ311を

の処理が完了すると、書き込み対象プロックが消去済みかどうかを判定して、消去済みでなければ該当プロックの事前消去処理を起動する(STEP33)。その後、STEP1に戻りCPU101からの次のアクセスを待

【0071】STEP3でキャッシュミスヒットを判定 し、置き換えアルゴリズムで選択されたレジスタ311 の更新情報部 c の情報から、レジスタ321に保持され ているデータが更新済みであることを認識すると(ST EP31)、レジスタ321内から選択した置き換えデ ータを記憶装置104内の該当プロックへ書き戻す (S TEP322)。このSTEP322では、レジスタ3 11内のプロック消去情報部bに未消去を示す情報を書 き込む。STEP322の処理が完了すると、CPU1 01からのアクセス個所を含む記憶装置104内のプロ ックデータを、置き換え対象になった個所に書き込み、 さらにレジスタ311に当該アドレスを書き込む(ST EP323)。そしてレジスタ321の該当する個所 に、CPU101からの書き込みデータを書き込む (S TEP324)。またSTEP324において、レジス タ311内のレジスタ更新情報部cに更新済みを示す情 報を書き込む。一方、STEP31でレジスタ311の 更新情報部cの情報からレジスタ321に保持されてい るデータが更新されていないことを認識すると、データ の書き戻し (STEP322) は不要なので、これを省 略しSTEP324に進む。以下、STEP324の処 理が完了すると、書き込み対象プロックが消去済みかど うかを判定して、消去済みでなければ該当ブロックの事 前消去処理を起動する(STEP33)。その後、ST EP1に戻りCPU101からの次のアクセスを待つ。

【0072】図14のフローにおいて、特徴的な点は、 STEP323、324でレジスタ311、321を更 新した後に、記憶装置104の対応するブロックを前も って消去しておく(STEP33)ことにある。この場 合、本来ならば、コピーバック方式のキャッシュメモリ においては、該当レジスタ311、321を更新すれば 足りる。しかし、この更新に伴い、更新情報部とが更新 済みとされるため、このレジスタ321の内容はいずれ 記憶装置104の対応プロックに書き戻される。その 際、書き戻しに先立って、そのブロックの消去が必要と なる。本実施例によれば、その、いずれは消去される対 応プロックを予め消去しておくので、次回以降のライト アクセス時のキャッシュミスヒットの際の、記憶装置1 04の新たなプロックへの書き戻し(STEP322) において、本来ならこれに先立つべき消去処理が省略さ れる分高速になる。

1)、キャッシュメモリがヒットすると(STEP 【0073】なお、本実施例は、CPUのアクセスサイ3)、レジスタ321の該当個所にCPU101からの ズと、フラッシュメモリの消去プロック単位容量が異な 番き込みデータを書き込むとともに、レジスタ311を る場合を示している。たとえば、CPUは主記憶に対 更新する(STEP324)。そして、STEP324 50 し、16パイトのパースト転送によるデータのやり取り を行なっているのに対し、フラッシュメモリの消去プロック単位容量は512パイトであった場合などを想定している。フラッシュメモリの消去プロック単位容量は、メモリの高集積化を図るため、CPUのアクセス単位より非常に大きいのが一般的である。ただし、もしこれらのサイズをあわせたシステムの場合であれば、ライトミスヒット時の置き換え処理の際、図14におけるSTEP323の処理において、CPU101のアクセス個所を含む記憶装置104内のプロックデータを、置き換え対象になった個所に書き込む処理が不必要になる。つまり、CPU101のライトデータを、書き戻しを行なった個所にそのまま書き込むだけでよい。

【0074】図19により、本実施例による効果を説明する。ここでは、ブロック消去時間を10ms、ブロックへの書き込み時間を4ms、キャッシュメモり320の更新時間を100nsと想定した場合の従来の方式と本実施例の方式におけるアクセス時間を比較する。今、CPU101から記憶装置104へのライトアクセスが発生し、アドレスがミスヒットした場合を想定する。従来であれば、この時点から、選択されたデータレジスタのデータ替き戻し先のブロック消去(10ms)を開始し、その後、キャッシュメモリ300の該当レジスタ321のデータを記憶装置104の対応プロックへ書きスクので一夕を記憶装置104の対応プロックへ書きスクのを更新する(100ns)。これでライトアクセスが完了し、CPU101は次の処理を開始する。従って、ライトアクセスにトータル約14msを要する。

【0075】これに対し、本実施例では、アドレスがミ スヒットした時点で、選択されたデータレジスタが更新 済み (書き戻し要) であっても、書き戻し先の対応プロ 30 ックの消去が既に終了している。したがって、直ちに対 応プロックへのデータ書き戻し処理(4ms)を開始す ることができる。したがって、本実施例の場合のライト アクセスはトータル約4msであり、従来の方式に比べ て70%程度速く、CPU101が次の処理に移行でき ることがわかる。また、次の処理として、上述のキャッ シュメモリ300上で更新されたデータを書き戻す際 の、対応プロックの消去処理を行なっておく。図15 に、CPU101から記憶装置104へのアクセスデー タのサイズが記憶装置104のプロックサイズより小さ 40 い場合の実施例の概略図を示す。図15において10 1, 102, 300, 310, 312, 320, 32 1, 322, 330, 331, 104, 401, 105 は図13の実施例と同様である。

【0076】313は、アドレス情報を保持するアドレス情報部 a と、キャッシュメモリ320内の該当するレジスタ321が更新されたか否かの情報を保持する更新情報部 c と、レジスタ321内の更新された領域を示す情報を保持する更新領域情報部 d からなるレジスタである。350は、記憶装置104への書き込みの際に用い50

*30* 

るアドレス情報用レジスタ、340は、記憶装置104 への書き込みの際に用いるmパイト(記憶装置104の 1プロック分)のデータ用レジスタである。アドレス情 報用レジスタ350は、アドレスアレイ310の各レジスタ313に対応してn本設けられる。同様に、データ用レジスタ340は、キャッシュメモリ320の各レジスタ321に対応してn本設けられる。図16に、図15の制御回路105の処理フローを示す。以下、この処理フローについて説明する。尚、この処理では、図13の実施例のプロック消去の動作については、アクセスデータサイズとプロックサイズの違いに対する対処についてのみ説明する。プロック消去動作を考慮した処理フローについては後述する。

【0077】CPU101から記憶装置104ヘリード アクセスが発生した場合 (STEP1)、比較器330 からのヒット判定信号331でキャッシュヒットを判定 すると (STEP2)、アクセスされたレジスタ321 内の該当する部分のデータをパス102へ出力し(ST EP21)、CPU101はそのデータを読み込む。同 様にリードアクセスでミスヒットを判定した場合(ST EP2) は、キャッシュメモリの置き換えアルゴリズム で選択されたレジスタ313内の更新情報部cの情報か ら、キャッシュメモリ320内の書き戻すレジスタ32 1が更新されていない場合は(STEP22)、CPU 1からの読みだしアドレスに該当する記憶装置104内 の対応するプロックの全データをレジスタ321に書き 込む処理を行なう(STEP224)。尚、ここで言う レジスタ321が更新されていない状態とは図13の実 施例同様、レジスタ321内に格納されているデータと 記憶装置104内の対応するデータとが同じである状態 を示す。また、STEP224でレジスタ311内の更 新情報部cに未更新を示す情報を書き込む。STEP2 24の処理が完了すると、CPU101が要求するレジ スタ321内のアクセスされたデータをバス102へ出 カする (STEP 2 2 5)。

[0078] STEP22で書き戻すべきレジスタ32 1が更新されていることを認識すると、レジスタ313 のアドレス情報に対応する記憶装置104内のプロック の全データを読み出してレジスタ340に書き込む(S TEP221)。STEP221が完了すると、レジス タ313内のdの情報をもとにレジスタ321内の更新 されたデータのみをレジスタ340の該当部分に書き込む処理と、レジスタ313内のアドレス情報をレジスタ 350に書き込む処理を行なう(STEP222)。S TEP222が完了すると、該当レジスタ350のアドレス情報に対応する記憶装置104内プロックを消去 し、該当レジスタ340内の全データを、消去したプロックに書き込む(STEP223)。STEP223が 完了するとSTEP224、STEP225へと進む。 STEP225の処理が完了すると、STEP1に戻り CPU101からの次のアクセスを待つ。

【0079】CPU101から記憶装置104ヘライト アクセスが発生した場合(STEP1)、キャッシュメ モリがヒットすると(STEP3)、STEP314へ 進みCPU101からの書き込みデータをレジスタ32 1内の該当する部分へ書き込む。また、レジスタ313 内の更新情報部cに更新済みを示す情報を、更新領域情 報部付にレジスタ321の更新された領域を示す情報を 書き込む。STEP3でキャッシュミスヒットを判定 し、レジスタ313の更新情報部 c から、書き戻すべき レジスタ321が更新されていないことを認識すると (STEP31)、STEP314へ進み前述した処理 を行なう。尚、ここで言うレジスタ321が更新されて いない状態とは図13の実施例同様記憶装置104内の 該当するデータとレジスタ321内に格納されているデ ータが同じである状態を示す。STEP31で記憶装置 104内の書き戻すべきレジスタが更新済みであること を認識すると、レジスタ313のアドレス情報に対応す る記憶装置104内のプロックの全データを読み出して レジスタ340に書き込む (STEP311)。 STE P311が完了すると、レジスタ313内の更新領域情 報部dの情報をもとにレジスタ321内の更新されたデ ータのみを該当レジスタ340の該当部分に書き込む処 理と、レジスタ313内のアドレス情報を該当レジスタ 350に書き込む処理を行なう (STEP 312)。 S TEP312が完了すると、該当レジスタ350のアド レス情報に対応する記憶装置104内ブロックを消去 し、該当レジスタ340内の全データを消去したプロッ クに書き込む (STEP313)。 STEP313の処 理が完了すると、STEP314に進み、前述した処理 30 を行なう。STEP314が完了すると、STEP1に 戻りCPU101からの次のアクセスを待つ。

【0080】図15の実施例によれば、CPU101か らのライトアクセスが記憶装置104のプロックサイズ より小さい場合でも、書き戻すプロックのデータを一旦 該当レジスタ340に取り込み、ブロック内の新たに書 き込まれる部分のみを該当レジスタ340上で更新し、 該当レジスタ340のデータ全てを一括して記憶装置1 04内の対応プロックに書き込むことにより、プロック 内の部分書き込みが実現できる。また、CPU101か らのリードアクセスが記憶装置104のプロックサイズ より小さい場合でも、プロック内の全データを一旦レジ スタ321に取り込み、レジスタ321内の該当するデ ータのみをバス102へ出力することにより、プロック 内の一部のデータを読み出すことができる。図20は、 図16の処理フローにおいて図14の事前のブロック消 去を考慮し、両者のステップを組み合わせたものであ る。従って、図15におけるレジスタ313には、図1 3で示した消去情報部bが追加される。

【0081】図20中、図14および図16と同様のス 50

テップには同じ参照符号を付してある。図16のSTE P223がSTEP801に置き換えられ、図14のSTEP322および図16のSTEP313がSTEP802に置き換えられている。また、図14のSTEP33の前にSTEP803が新たに追加されている。これにより、CPU101からのライトアクセスが記憶装置104のプロックサイズより小さい場合に、事前のプロック消去を行うことができる。STEP3においてキャッシュメモリがヒットし、該当するレジスタ313内の消去情報部bの情報が、ヒットしたメモリライトアクセスに対応する記憶装置4内の対応するプロックが未消去であることを示すため、STEP803へ進む、というフローは、次の2通りの状況において考えられる。

32

【0082】1つは、ヒットしたメモリライトアクセス により更新される前に、ミスヒットリードアクセスによ DSTEP224、STEP225という処理フローを 行うことによって、データが記憶装置104内のブロッ クから読みだされ、レジスタ321内に格納された場合 に起こる。この場合はリードされた記憶装置104内の 該当プロックは消去されていない。そのため、この状態 で全く同じアドレスに対しライトアクセスが発生すると キャッシュヒットメモリライトアクセスとなりSTEP 3からSTEP803へ進む。もう1つは、電源OFF から電源ONに変化した後などにより、記憶装置104 内のデータのみ有効で、キャッシュメモリ内のレジスタ 321、313、340、350内のデータが無効な状 態、すなわち空きの状態の時に、記憶装置104へのメ モリライトアクセスが発生した場合である。このとき、 レジスタのリプレースは起きないため、キャッシュヒッ トとして扱える。そして、対応する記憶装置104内の 該当プロックを消去するだけで更新は省略し、該当する レジスタ321のみ更新するので、STEP3からST EP803へ進む。

【0083】次に、電源を再供給後に、しばらくミスヒ ットが続き著しい性能劣化を起こす、という問題解決の 実施例を、図21、22、23を用いて説明する。図2 1は、フラッシュメモリ2内に、アドレスアレイデータ を退避するための領域を確保したことを示す図である。 図中、既出の番号は、以前に説明したものと同一のもの である。新しい構成要素を説明する。201は本情報処 理装置の電源スイッチであり、機械的に電源を遮断する ものではなく、本情報処理装置の電源供給装置204を 通して、CPU1に電源遮断要求信号202を出力する 働きを持つものである。202はCPU1に働きかける 電源遮断要求信号であり、CPU1はこれを受けると、 電源遮断のルーチンを実行することになっているものと する。203はフラッシュメモリ2内のある領域に設け られた、アドレスアレイのデータの退避領域である。2 05はCPU1から電源供給装置204に出力される電 源遮断許可信号である。電源遮断許可装信号205は、

情報処理装置の動作中は、常にネゲートされており、電 源スイッチ201が「切」になり、CPU1が電源遮断 ルーチンを終了したらアサートされ、このとき電源供給 装置204は、電源供給を遮断するように動作するもの とする。図22は、CPU1が電源遮断要求信号202 を受けた後に実行される、電源遮断ルーチンである。

【0084】図21を参照しながら、図22のフローを 追って、本実施例の動作を説明する。CPU1は何らか の処理を行っている最中に、電源遮断要求信号202を 受け取ったものとする。まず、現在行っている処理が、 外部デバイスと関連した処理であること等により、処理 の中断ができない、という場合を除き、処理を中断する (ステップa)。処理の中断ができない処理の途中であ った場合は、中断しても構わない状態まで処理を続け る。基本的にはあらゆる状態においても処理を中断すべ きとした方が好ましい。次に、キャッシュメモリ3に格 納されているもののうち、CPU1からのライトデータ について、アドレスアレイ4を参照して、フラッシュメ モリ2の該当する領域に書き戻す(ステップb)。もし ライトデータとリードデータを区別していない、あるい 20 は処理の簡略化を図るのであれば、キャッシュメモリ3 内の全てのデータを書き戻してもよいが、時間がかかっ てしまうため、ライトデータのみの書き戻しの方が好ま しい。次に、アドレスアレイ4に格納されている、キャ ッシュメモリ3とフラッシュメモリ2のデータの対比を 示すアドレスデータを、フラッシュメモリの領域203 に退避する(ステップc)。以上の処理が終了したら、 CPU1は電源供給装置204に電源遮断許可信号20 5を出力する(ステップd)。これを受けて電源供給装 置204は、本情報処理装置への電源供給を停止する (ステップe)。

【0085】一方、図23は電源供給開始時のフローで ある。同様に図21を参照しながら説明すると、まず、 電源スイッチが「入」にされると、無条件に電源供給装 置204は、本情報処理装置に電源を供給するよう動作 する(ステップf)。もちろん電源供給装置が電源供給 可能な状態である場合に限る。次にCPU1は情報処理 装置に必要な初期処理を実行する(ステップg)。例え ば各デバイスの動作チェック、内部レジスタへの設定な どである。次に、フラッシュメモリ2のアドレスアレイ データ退避領域203をアドレスアレイ4に転送する (ステップh)。次にアドレスアレイ4を参照して、電 源遮断直前にキャッシュメモリ3に格納されていたデー タを、フラッシュメモリ2内の該当する領域から引出 し、キャッシュメモリ3の該当する領域に格納する (ス テップi)。以上の動作によりキャッシュメモリは電源 遮断前の状態に簡単に復帰することができ、以降のCP U1からのアクセスに対し、高いヒット率でのアクセス を提供することができる。なお、以上の実施例では、ア

ドレスアレイ4を揮発性のメモリとした場合のものであ るが、アドレスアレイ4を不揮発性メモリとすれば、ア ドレスアレイ4に格納されているデータの退避処理は必 要なくなり、電源再立ち上げ後の処理においても、アド レスアレイ4の格納データの復帰処理は必要なくなる。 この場合、アドレスアレイ4は、ランダムアクセス(リ ードライトとも)可能であることが好ましいため、バッ クアップ電源付きのSRAMや、強誘電体メモリ(FR

AM)を用いるべきである。

34

【0086】次は、電源の突発的な遮断が起きたときに 被害を小さくする方式の実施例について説明する。キャ ッシュメモリに格納されたデータのうち、ライトアクセ スにより書き込まれたデータは、フラッシュメモリにラ イトバックされていないうちは、電源遮断により失われ ては困るデータである。そのため、電源遮断時には、こ のデータをフラッシュメモリに格納する必要がある。そ して、電源遮断時にデータ退避を行うためには、電源遮 断要求を、実際の電源遮断実行前に認識し、フラッシュ メモリへの格納を行った後に電源遮断を行うことにな る。しかし、電源が突発的に遮断された場合には、この フラッシュメモリへの格納動作が不可能であるため、フ ラッシュメモリにライトパックされていないキャッシュ メモリ上のデータは、失われてしまうことになる。先の 実施例で行ったアドレスアレイのデータ退避についても 同様のことがいえる。そこで、少しでもこのような事故 を防ぐために、定期的にキャッシュメモリのデータをフ ラッシュメモリにライトパックする処理を行う。

【0087】これを実現するための構成を図24に示し た。図中、211は定期的な時間を図るためのタイマ、 212は一定時間ごとにCPU1に入力される、タイマ 割込み信号である。なお、そのほかの既出の番号は、先 述の説明の通りである。211のタイマは、一定時間ご とにタイマ割込み信号212を発生し、CPU1に入力 する。これを受けたCPU1は、キャッシュメモリ3に おいて、フラッシュメモリ2にライトバックしていない ライトデータを、フラッシュメモリ2の該当する領域に 書き込む。

【0088】タイマ211が計測する一定時間について であるが、この時間が短いと、フラッシュメモリ2の書 換えが何度も発生し、フラッシュメモリ2を劣化するこ とになる。逆に長いと、突発的な電源の遮断が起きたと きに、データを失う確率も、失うデータ容量も、大きく なることになる。したがってフラッシュメモリを破壊し ない程度でできる限り短い時間間隔にすべきである。こ の時間間隔は、フラッシュメモリの書換え可能回数と、 この情報処理装置の寿命により決定するのが好ましい。 その算出式を(式1)に示した。

[0089]

#### (情報処理装置の使用時間)

#### (時間間隔) ≥

#### (式1)

36

#### (フラッシュメモリの香換え可能回数)

例えば、一日平均8時間使用して、情報処理装置の目標 寿命を5年とし、フラッシュメモリの書換え可能回数を 100万回とすれば、約53秒ごとに退避することがで きる。また、このとき同時にアドレスアレイの格納デー 夕も退避すれば、アドレスアレイを揮発性メモリとした 場合でも、突然の電源遮断でデータを失われる確率が小 ことができるようになる。なお、本実施例を実施してい ても、電源遮断時に最終的なデータを退避すべきである ことは当然である。

[0090]

【発明の効果】情報処理装置の主記憶としてフラッシュ メモリを採用することにより、パックアップ電源なしで リジュームやクイックスタートが可能で、かつ、安価な 大容量主記憶を持った情報処理装置が構成できる。

【0091】また、電源遮断時の退避処理を行い、プロ グラムが暴走したときに備えたライトプロテクト手段を 20 持つことにより、データの安全性を増すことができる。

【0092】また、本発明では、コピーパックキャッシ ュメモリの内容更新の際に、いずれは消去される記憶装 置プロックを事前に消去しておく。そのため、プロック への書き戻しが発生した場合の消去処理が不要である。 直ちに書き込み処理を開始することができる。従ってフ ラッシュメモリを用いた記憶装置へのアクセス時間を短 縮できる。

【0093】また、キャッシュメモリのデータを、一旦 電源を遮断し、再開するときに復帰できる手段を提供す 30 るので、再開後のヒット率を向上させることができる。

【0094】また、キャッシュメモリのデータあるいは アドレスアレイのデータを、定期的にフラッシュメモリ に書き込むことにより、突然、電源供給が停止しても、 失うデータをなくすか、あるいは少なくすることができ るので、被害を最小限に止めることができる。

#### 【図面の簡単な説明】

【図1】フラッシュメモリを主記憶とした情報処理装置 の一実施例の概略の構成図である。

【図2】フラッシュメモリを主記憶としたシステムのコ 40 ントローラの構成図である。

【図3】フラッシュメモリを主記憶としたシステムのコ ントローラの動作フローチャートである。

【図4】セットアソシエティブ方式のキャッシュメモリ 周辺の構成図である。

【図5】ミスヒット時に高速化を図るためのコントロー ラの動作を説明するフローチャートである。

【図6】ラインアクセス方式のフラッシュメモリの動作 説明図である。

記憶システムの構成図である。

【図8】 本発明にかかるフラッシュメモリを使用した主 記憶システムのコントローラの構成図である。

【図9】 コントローラの動作を説明するフローチャート

【図10】 ラインアクセスのフラッシュメモリのシリア さくなり、再立ち上げ直後のヒット率の低下を回避する 10 ルバッファとキャッシュメモリ間のデータ転送の説明図 である。

> 【図11】シリアルパッファ内のアドレス設定可能なフ ラッシュメモリを使用した場合のコントローラの動作を 説明するフローチャートである。

> 【図12】書き込み禁止手段の実現手段の構成例の説明 図である。

> 【図13】本発明における書き戻し処理の高速化を図る 一実施例を示す概略図である。

【図14】図13の制御回路105の処理フローを示す 図である。

【図15】本発明における書き戻し処理の高速化を図る 他の実施例を示す概略図である。

【図16】図15の制御回路105の処理フローを示す 図である。

【図17】メモリサイズが524288パイトのフラッ シュメモリの概略を示す図である。

【図18】本発明を実現するシステムの一実施例の構成 を示す図である。

【図19】本発明の効果の一例を示す図である。

【図20】図14および図16の処理フローを組み合わ せた処理フローを示すフローチャートである。

【図21】本発明におけるアドレスアレイのデータ保持 を実現する実施例の構成図である。

【図22】図21の実施例におけるコントローラが行う アドレスアレイのデータ退避の動作フローを示す図であ

【図23】図21の実施例におけるコントローラが行う アドレスアレイおよびキャッシュメモリのデータ復帰の 動作フローを示す図である。

【図24】キャッシュメモリのデータを一定時間ごとに 書き戻す実施例の構成図である。

#### 【符号の説明】


1…CPU、2…フラッシュメモリ、3…キャッシュメ モリ、4…アドレスアレイ、5…アドレス比較、6…コ ントローラ、11…DMAコントローラ、12…メモリ 制御信号発生回路、13…メモリ制御タイマ、14…デ ータRAM、15…制御ROM、16…プロセッサ、3 2…フラッシュメモリアレイ、33…シリアルバッフ ァ、38…クロック発生回路、51…フラッシュメモリ 【図7】本発明にかかるフラッシュメモリを使用した主 50 冗長領域、52…フラッシュメモリの書き込み禁止フラ

グ、53…キャッシュメモリの書き込み禁止フラグ、54…割込み要求信号、101…CPU、102…パス、300…コピーパック方式キャッシュメモリ、310…アドレス情報を保持するレジスタ群、311…レジスタ群310の制御信号、a…アドレス情報を保持するアドレス部、b…プロック消去情報を保持する消去情報部、c…更新されたか否かを示す情報を保持する更新情報部、d…更新された領域を示す情報を保持する更新領域情報部、320…データを保持するデータ群、321…レジスタ群320内のレジスタ、322…レジスタ群320の制御信号、330…アドレス比較器、331…アドレス比較器

330からのキャッシュヒット判定信号、340…データを保持するレジスタ、341…レジスタ340の制御信号、350…アドレス情報を保持するレジスタ351 …レジスタ350の制御信号、104…フラッシュメモリで構成される配憶装置、401…配憶装置105の制御信号、105…制御回路、222…キャッシュメモリ制御信号、A0~A8、A9~A18…アドレス信号線、I/O0~I/O7…データ信号線、201…電源スイッチ、202…電源遮断要求信号、203…アドレスアレイデータ退避領域、204…電源供給装置、205…電源遮断許可信号、211…タイマ。


38


【図1】




【図2】


【図6】








-160-














【図14】


## 図 1 4




【図16】











#### フロントページの続き

(72)発明者 服部 隆一

神奈川県川崎市麻生区王禅寺1099番地株式 会社日立製作所システム開発研究所内

(72)発明者 北原 潤

神奈川県川崎市麻生区王禅寺1099番地株式 会社日立製作所システム開発研究所内 (72)発明者 戸塚 隆

東京都小平市上水本町五丁目20番1号株式 会社日立製作所半導体事業部内

(72)発明者 柿 健一

神奈川県海老名市下今泉810番地株式会社 日立製作所オフィスシステム事業部内

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.